기생 용량

1. 본문

기생 용량(寄生容量, parasitic capacitance)은 전자 부품이나 회로에서 의도하지 않게 발생하는 용량(capacitance) 성분을 의미합니다. 이는 회로 설계 시 고려해야 할 중요한 요소 중 하나이며, 다음과 같은 특징을 가집니다.

• 발생 원인:
• 근접성: 서로 다른 전압을 가진 두 도체(전선, PCB 트레이스, 부품의 리드 등)가 가까이 있을 때, 그 사이의 전기장으로 인해 전하가 축적되어 발생합니다.
• 구조적 요인: 소자(센서, 트랜지스터 등)의 내부 구조, 권선형 부품(인덕터, 변압기)의 권선 간 간격 등에서도 발생합니다.

• 영향:
• 고주파 특성 저하: 기생 용량은 주로 고주파에서 문제가 되는데, 신호의 왜곡, 손실, 지연 등을 유발하여 회로의 성능을 저하시키고, 작동 주파수와 대역폭을 제한합니다.
• 공진: 인덕터와 함께 공진 회로를 형성하여 특정 주파수에서 예기치 않은 동작을 일으킬 수 있습니다.
• 신호 무결성 문제: 고속 데이터 전송 시 신호의 품질을 저하시켜 오류를 발생시킬 수 있습니다.
• EMI (Electro-Magnetic Interference): 전자기 간섭의 원인이 될 수 있습니다.

• 회로에서의 표현:
• 실제 회로에서는 점선으로 표시된 커패시터로 등가화하여 표현하기도 합니다.

• 기생 용량과 자체 용량(self-capacitance):
• 권선형 부품(인덕터 등)에서 권선 사이에 발생하는 기생 용량을 자체 용량이라고 부르는 경우가 있습니다.
• 엄밀하게는 자체 용량은 다른 물체를 참조하지 않고 도체 자체의 용량을 의미하는 다른 현상을 가리킵니다.

• 기생 용량 계산:
• 일반적으로 C = q/v (C: 용량, q: 전하량, v: 전압) 공식을 사용하여 계산할 수 있습니다.
• PCB 트레이스의 경우, 평행판 커패시터 공식을 활용할 수 있습니다: C = (kA/11.3d) pF (C: 커패시턴스, A: 판 면적, k: 유전 상수, d: 판 사이 거리).

• 감소 방법(PCB 설계 시):
• 접지면 활용: 접지면과의 간격을 넓히거나, 신호선 사이에 접지면을 배치하여 기생 용량을 줄일 수 있습니다.
• 트레이스 간격 조절: 트레이스 간격을 넓혀 기생 용량을 줄일 수 있습니다.
• 저 유전율 재료 사용: PCB 기판으로 유전율이 낮은 재료를 사용하여 기생 용량을 줄일 수 있습니다.