팬 아웃

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. 이론
- 2.1. DC 팬아웃
- 2.2. AC 팬아웃
3. 논리 회로군별 팬아웃
- 3.1. TTL (Transistor-Transistor Logic)
- 3.2. CMOS (Complementary Metal-Oxide-Semiconductor)
4. 실제 설계에서의 고려 사항
참조

1. 개요

팬아웃은 논리 게이트의 출력에서 올바른 논리 레벨을 유지하면서 제공할 수 있는 전류를 입력에서 요구하는 전류가 초과하기 전에 연결할 수 있는 입력의 수를 의미한다. DC 팬아웃과 AC 팬아웃으로 구분되며, 실제 회로 설계에서는 AC 팬아웃이 더 중요한 제한 요소로 작용한다. TTL과 CMOS와 같은 논리 회로군의 특성에 따라 팬아웃 계산 방식이 다르며, 실제 설계에서는 데이터시트의 정보를 참고하여 팬아웃의 최대 제한을 확인해야 한다.

2. 이론

팬아웃은 특정 논리 회로나 장치가 안정적으로 구동할 수 있는 최대 입력 수를 의미한다. 이 값은 일반적으로 제조사의 데이터시트에 명시되어 있으며, 동일 회로군 내의 장치들을 연결한다고 가정한다.

서로 다른 논리 회로군을 연결할 때는 팬인과 팬아웃 외에 더 복잡한 분석이 필요하다. 팬아웃은 출력의 최대 소스 및 싱크 전류와 연결된 입력의 최대 소스 및 싱크 전류에 의해 결정된다. 구동 장치는 연결된 모든 입력에서 요구하거나 제공하는 전류의 합을 출력에서 공급하거나 싱크할 수 있어야 하며, 이때 출력 전압 사양을 유지해야 한다.

제조업체는 각 논리 레벨에서 최대 입력 전류를 갖는 "표준" 입력을 정의하며, 팬아웃은 최악의 경우 구동할 수 있는 이러한 표준 입력의 수로 계산된다.

고속 신호 스위칭이 필요한 경우, 출력, 입력, 그리고 그 사이 도체의 AC 임피던스가 출력의 유효 구동 용량을 감소시킬 수 있으므로, DC 분석만으로는 충분하지 않을 수 있다. (자세한 내용은 AC 팬아웃 하위 섹션 참조)

완벽한 논리 게이트는 무한대의 입력 임피던스와 0의 출력 임피던스를 가져서, 게이트 출력이 임의의 수의 게이트 입력을 구동할 수 있다. 그러나 실제 제작 기술은 완벽하지 않아, 게이트 출력이 더 이상 후속 게이트 입력으로 전류를 구동할 수 없는 한계에 도달한다.

팬아웃은 출력에서 제공할 수 있는 전류가 입력에서 요구하는 전류를 초과하기 전에, 출력에 연결할 수 있는 입력의 수이다. 이때 올바른 논리 레벨을 유지해야 한다. 논리 0 상태와 논리 1 상태에서 전류 수치가 다를 수 있으며, 이 경우 더 낮은 팬아웃을 제공하는 쌍을 사용해야 한다.

TTL 논리 게이트는 게이트 유형에 따라 팬아웃이 2에서 10개로 제한될 수 있지만, CMOS 게이트는 실제 회로에서 발생할 가능성이 있는 것보다 훨씬 더 높은 DC 팬아웃을 가진다. 예를 들어 NXP 반도체의 HEF4000 시리즈 CMOS 칩은 25°C, 15V에서 34,000의 팬아웃을 가진다.

하지만, 실제 CMOS 게이트의 입력은 전원 공급 레일에 대한 저항뿐만 아니라 정전 용량도 가지고 있다. 이 정전 용량은 이전 게이트의 출력 전환을 늦추어 전파 지연을 증가시킨다. 따라서 설계자는 고정된 팬아웃 대신 팬아웃과 전파 지연 사이에서 절충해야 한다.

2. 1. DC 팬아웃

팬 아웃의 최대 제한은 일반적으로 제조업체의 데이터시트에 명시되어 있다. 이 제한은 구동되는 장치가 동일한 회로군의 구성원이라고 가정한다.

서로 다른 두 논리 회로군을 연결할 때는 팬인 및 팬아웃보다 더 복잡한 분석이 필요하다. 팬아웃은 출력의 최대 소스 및 싱크 전류와 연결된 입력의 최대 소스 및 싱크 전류에 의해 결정된다. 구동 장치는 출력 전압 사양을 유지하면서 연결된 모든 입력에서 필요하거나 제공되는 전류의 합(출력이 논리 하이 또는 로우 전압 레벨인지에 따라 다름)을 출력에서 공급하거나 싱크할 수 있어야 한다.

궁극적으로 장치가 (보장된 신뢰성으로) 입력 집합을 구동할 수 있는 팬아웃 기능을 가지고 있는지 여부는, 구동 장치의 데이터 시트에 지정된 모든 입력 로우(최대) 소스 전류를 합산하고, 동일한 장치의 모든 입력 하이(최대) 싱크 전류를 합산한 다음, 해당 합계를 구동 장치의 보장된 최대 출력 로우 싱크 전류 및 출력 하이 소스 전류 사양과 각각 비교하여 결정된다.

완벽한 논리 게이트는 무한대의 입력 임피던스와 0의 출력 임피던스를 가지므로, 게이트 출력이 임의의 수의 게이트 입력을 구동할 수 있다. 그러나 실제 제작 기술은 완벽하지 않은 특성을 보여, 게이트 출력이 더 이상 후속 게이트 입력으로 전류를 구동할 수 없는 한계에 도달한다.

팬아웃은 올바른 논리 레벨을 유지하면서 출력에서 제공할 수 있는 전류를 입력에서 요구하는 전류가 초과하기 전에 출력에 연결할 수 있는 입력의 수이다. 전류 수치는 논리 0 상태와 논리 1 상태에서 다를 수 있으며, 이 경우 더 낮은 팬아웃을 제공하는 쌍을 사용해야 한다.

DC 팬아웃은 다음과 같이 수학적으로 표현할 수 있다.

:

\text{DC 팬아웃} = \operatorname{min}\left ( \left\lfloor\frac{I_{\text{out high}}}{I_{\text{in high}}}\right\rfloor ,\left\lfloor\frac{I_{\text{out low}}}{I_{\text{in low}}}\right\rfloor  \right )

여기서

\lfloor\;\rfloor

는 바닥 함수이다.

TTL 논리 게이트는 게이트 유형에 따라 2에서 10개로 제한될 수 있지만, CMOS 게이트는 실제 회로에서 발생할 가능성이 있는 것보다 훨씬 더 높은 DC 팬아웃을 가진다. 예를 들어, [https://web.archive.org/web/20070315163556/http://www.nxp.com/acrobat_download/various/HEF_FAMILY_SPECIFICATIONS.pdf NXP 반도체]의 HEF4000 시리즈 CMOS 칩 사양을 25 °C 및 15 V에서 사용하면 34,000의 팬아웃을 얻을 수 있다.

TTL의 출력은 흘려보낼 수 있는 최대 전류가 정해져 있어서, 접속할 수 있는 입력 수에 한계가 있다.^[2]

CMOS의 경우, 입력 회로에는 전류가 거의 흐르지 않는다. 그 대신, 출력 회로가 입력 회로의 입력 용량을 충전할 필요가 있다.^[2]^[3]

항목	TTL	CMOS
팬아웃 계산에 필요한 변수
팬아웃 계산식		팬아웃 ＝ C_L / C_IN

2. 2. AC 팬아웃

실제 게이트의 입력은 전원 공급 레일에 대한 저항뿐만 아니라 정전 용량도 가지고 있다. 이 정전 용량은 이전 게이트의 출력 전환을 늦추어 전파 지연을 증가시킨다. 결과적으로 설계자는 고정된 팬아웃 대신 팬아웃과 전파 지연(전반적인 시스템의 최대 속도에 영향을 미침) 사이에서 절충해야 한다. 이러한 영향은 TTL 시스템에서 덜 두드러지는데, 이는 TTL이 수년 동안 CMOS보다 속도 면에서 우위를 유지한 이유 중 하나이다.^[1]

종종 단일 신호는 칩에서 10개 이상의 장치를 구동해야 한다. 게이트의 출력을 여러 입력에 단순히 배선하는 대신, 회로 설계자는 트리(극단적인 예로, 클럭 트리)를 갖는 것이 훨씬 더 빠르게 작동한다는 것을 발견했다. 예를 들어, 해당 게이트의 출력이 10개의 버퍼를 구동하고, 해당 버퍼가 100개의 다른 버퍼를 구동하고, 해당 최종 버퍼가 1000개의 원하는 입력을 구동하도록 할 수 있다. 물리적 설계 중에 일부 VLSI 설계 도구는 신호 무결성 설계 종료의 일부로 버퍼 삽입을 수행한다.

마찬가지로, 64비트 ALU에서 Z 플래그를 생성하기 위해 64개의 모든 출력 비트를 단일 64-입력 NOR 게이트에 단순히 배선하는 대신, 회로 설계자는 트리를 갖는 것이 훨씬 더 빠르게 작동한다는 것을 발견했다. Radix 경제를 연상시키는 이러한 트리의 총 지연에 대한 한 가지 추정치는 트리의 각 단계가 약 2.7인 ''e''로 조정될 때 최적(최소 지연)을 제공한다. 디지털 집적 회로를 설계하는 사람들은 일반적으로 칩의 모든 게이트의 팬인 및 팬아웃이 2에서 10 사이가 되도록 필요할 때마다 트리를 삽입한다.^[1]

따라서 속도 제한으로 인해 DC 팬아웃이 아닌 동적 또는 AC 팬아웃이 많은 실제 사례에서 주요 제한 요소이다. 예를 들어, 마이크로컨트롤러에 주소 및 데이터 라인에 3개의 장치가 있고 마이크로컨트롤러가 최대 클럭 속도로 35pF의 버스 정전 용량을 구동할 수 있다고 가정해 보자. 각 장치가 8pF의 입력 정전 용량을 갖는 경우 11pF의 트레이스 정전 용량만 허용된다. 이 트레이스 길이 조건을 충족할 수 없는 경우 마이크로컨트롤러는 안정적인 작동을 위해 더 느린 버스 속도로 실행하거나 더 높은 전류 구동력을 가진 버퍼 칩을 회로에 삽입해야 한다. 더 높은 전류 구동력은

\textstyle\ I = C\frac{dV}{dt}

이므로 속도를 증가시킨다.

최신 장치의 더 빠른 속도로 인해 동적 팬아웃이 대부분의 데이터 시트에서 명확하게 정의되지 않으므로 IBIS 시뮬레이션이 동적 팬아웃을 정확하게 결정하는 데 필요할 수 있다.

3. 논리 회로군별 팬아웃

팬아웃의 최대 제한은 일반적으로 제조업체의 데이터시트에 명시되어 있다. 이러한 제한은 구동되는 장치가 동일한 회로군의 구성원이라고 가정한다.^[2]

두 개의 서로 다른 논리 회로군을 상호 연결할 때는 팬인 및 팬아웃보다 더 복잡한 분석이 필요하다. 팬아웃은 출력의 최대 소스 및 싱크 전류와 연결된 입력의 최대 소스 및 싱크 전류에 의해 결정된다. 구동 장치는 출력 전압 사양을 유지하면서 연결된 모든 입력에서 필요하거나 제공되는 전류의 합(출력이 논리 하이 또는 로우 전압 레벨인지에 따라 다름)을 출력에서 공급하거나 싱크할 수 있어야 한다.

각 논리 회로군에 대해 제조업체는 각 논리 레벨에서 최대 입력 전류를 갖는 "표준" 입력을 정의하며, 출력에 대한 팬아웃은 최악의 경우에 구동할 수 있는 이러한 표준 입력의 수로 계산된다.

고속 신호 스위칭이 필요한 경우 출력, 입력 및 그 사이의 도체의 AC 임피던스가 출력의 유효 구동 용량을 상당히 감소시킬 수 있으며, 이 DC 분석만으로는 충분하지 않을 수 있다.

TTL과 CMOS의 팬아웃에 대한 자세한 내용은 각각의 하위 섹션을 참조하라.

3. 1. TTL (Transistor-Transistor Logic)

전원 공급 레일에 대한 저항뿐만 아니라 실제 게이트의 입력은 정전 용량을 가지고 있다. 이 정전 용량은 이전 게이트의 출력 전환을 늦추어 전파 지연을 증가시킨다. 결과적으로 설계자는 고정된 팬아웃 대신 팬아웃과 전파 지연(전반적인 시스템의 최대 속도에 영향을 미침) 사이에서 절충해야 한다. 이러한 영향은 TTL 시스템에서 덜 두드러지는데, 이는 TTL이 수년 동안 CMOS보다 속도 면에서 우위를 유지한 이유 중 하나이다.^[1]

TTL의 출력은 흘려보낼 수 있는 최대 전류가 정해져 있어서, 접속할 수 있는 입력 수에 한계가 있다.^[2]

용어	설명
I_OH	출력 회로의 최대 소스 전류 (입력으로 보내는 전류)
I_OL	출력 회로의 최대 싱크 전류 (입력으로부터 받는 전류)
I_IH	입력 회로를 Hi로 만들기 위해 필요한 전류
I_IL	입력 회로를 Lo로 만들기 위해 필요한 전류

팬아웃(출력 Hi 시) = '''I_OH''' / '''I_IH'''

팬아웃(출력 Lo 시) = '''I_OL''' / '''I_IL'''

상술한 두 개의 팬아웃 중에서 더 적은 쪽의 팬아웃을 선택한다.

3. 2. CMOS (Complementary Metal-Oxide-Semiconductor)

CMOS 게이트는 실제 회로에서 발생할 가능성이 있는 것보다 훨씬 더 높은 DC 팬아웃을 가집니다. 예를 들어, [https://web.archive.org/web/20070315163556/http://www.nxp.com/acrobat_download/various/HEF_FAMILY_SPECIFICATIONS.pdf NXP 반도체]의 HEF4000 시리즈 CMOS 칩 사양을 25 °C 및 15 V에서 사용하면 34,000의 팬아웃을 얻을 수 있습니다.^[1]

하지만 실제 게이트의 입력은 전원 공급 레일에 대한 저항뿐만 아니라 정전 용량도 가지고 있습니다. 이 정전 용량은 이전 게이트의 출력 전환을 늦추어 전파 지연을 증가시킵니다. 결과적으로 설계자는 고정된 팬아웃 대신 팬아웃과 전파 지연(전반적인 시스템의 최대 속도에 영향을 미침) 사이에서 절충해야 합니다.

CMOS의 경우, 입력 회로에는 전류가 거의 흐르지 않습니다. 그 대신, 출력 회로가 입력 회로의 입력 용량을 충전할 필요가 있습니다.^[2]^[3]

''C''_L：출력 회로의 부하 용량
''C''_IN：입력 회로의 입력 용량

팬아웃 = ''C''_L / ''C''_IN

4. 실제 설계에서의 고려 사항

서로 다른 논리 회로군을 상호 연결할 때는 팬인 및 팬아웃보다 더 복잡한 분석이 필요하다. 팬아웃은 출력의 최대 소스 및 싱크 전류와 입력의 최대 소스 및 싱크 전류에 의해 결정된다. 구동 장치는 출력 전압 사양을 유지하면서 연결된 모든 입력에서 필요하거나 제공되는 전류의 합을 출력에서 공급하거나 싱크할 수 있어야 한다. 제조업체는 각 논리 레벨에서 최대 입력 전류를 갖는 "표준" 입력을 정의하며, 팬아웃은 최악의 경우에 구동할 수 있는 이러한 표준 입력의 수로 계산된다. 구동되는 장치가 "표준" 장치보다 적은 전류를 싱크 및/또는 소스하는 경우, 팬아웃에 지정된 것보다 더 많은 입력을 실제로 구동할 수 있다.

장치가 입력 집합을 구동할 수 있는지 여부는 구동 장치의 데이터 시트에 지정된 모든 입력 로우(최대) 소스 전류를 합산하고, 모든 입력 하이(최대) 싱크 전류를 합산한 다음, 해당 합계를 구동 장치의 보장된 최대 출력 로우 싱크 전류 및 출력 하이 소스 전류 사양과 비교하여 결정된다. 두 총계가 구동 장치의 제한 내에 있으면 DC 팬아웃 용량이 해당 장치의 해당 입력을 구동할 수 있다.

고속 신호 스위칭이 필요한 경우, 출력, 입력 및 그 사이의 도체의 AC 임피던스가 출력의 유효 구동 용량을 감소시킬 수 있으며, DC 분석만으로는 충분하지 않을 수 있다. 실제 게이트의 입력은 전원 공급 레일에 대한 저항뿐만 아니라 정전 용량도 가지고 있다. 이 정전 용량은 이전 게이트의 출력 전환을 늦추어 전파 지연을 증가시킨다. 따라서 설계자는 팬아웃과 전파 지연 사이에서 절충해야 한다.

단일 신호가 칩에서 10개 이상의 장치를 구동해야 하는 경우, 회로 설계자는 트리(예: 클럭 트리)를 사용하는 것이 더 효율적이다. 예를 들어, 게이트 출력이 10개의 버퍼를 구동하고, 해당 버퍼가 100개의 다른 버퍼를 구동하고, 최종 버퍼가 1000개의 입력을 구동하도록 할 수 있다. 물리적 설계 중에 일부 VLSI 설계 도구는 신호 무결성 설계 종료의 일부로 버퍼 삽입을 수행한다.

64비트 ALU에서 Z 플래그를 생성하기 위해, 64개의 모든 출력 비트를 단일 64-입력 NOR 게이트에 배선하는 대신 트리를 사용하는 것이 효율적이다. 예를 들어, Z 플래그는 8-입력 NOR 게이트에 의해 생성되고 각 입력은 8-입력 OR 게이트에 의해 생성된다.

Radix 경제를 연상시키는 이러한 트리의 총 지연에 대한 추정치는 트리의 각 단계가 약 2.7인 ''e''로 조정될 때 최적(최소 지연)을 제공한다. 따라서 디지털 집적 회로를 설계하는 사람들은 일반적으로 칩의 모든 게이트의 팬인 및 팬아웃이 2에서 10 사이가 되도록 필요할 때마다 트리를 삽입한다.^[1]

속도 제한으로 인해 동적 또는 AC 팬아웃이 주요 제한 요소인 경우가 많다. 예를 들어, 마이크로컨트롤러에 주소 및 데이터 라인에 3개의 장치가 있고, 마이크로컨트롤러가 최대 클럭 속도로 35 pF의 버스 정전 용량을 구동할 수 있다고 가정하면, 각 장치가 8 pF의 입력 정전 용량을 갖는 경우 11 pF의 트레이스 정전 용량만 허용된다. 이 조건을 충족할 수 없는 경우, 마이크로컨트롤러는 더 느린 버스 속도로 실행하거나 더 높은 전류 구동력을 가진 버퍼 칩을 삽입해야 한다. 더 높은 전류 구동력은 $\textstyle\ I = C\frac{dV}{dt}$ 이므로 속도를 증가시킨다.

최신 장치의 더 빠른 속도로 인해 동적 팬아웃이 대부분의 데이터 시트에서 명확하게 정의되지 않으므로, IBIS 시뮬레이션이 필요할 수 있다.

참조

_[1] 논문 Novel Optical Computer Architecture Utilizing Reconfigurable Interconnects https://apps.dtic.mi[...] 1991
_[2] 웹사이트 ファンアウトの意味と計算方法 https://analogista.j[...] 2023-01-13
_[3] 웹사이트 ファンアウトとはなんですか？ https://toshiba.semi[...] 2023-01-13

본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com