동기 회로
1. 개요
동기 회로는 클럭 신호에 맞춰 동작하는 논리 회로를 의미하며, 클럭의 종류와 동기식/비동기식 설계 방식에 따라 분류된다. 동기식 회로는 해저드나 글리치로 인한 오동작을 방지하지만, 클럭 신호 분배의 어려움, 전력 소비 증가, 회로 규모 확대 등의 문제점을 가진다. 반면, 클럭 비동기 설계는 소비 전력 감소, 불필요한 전자기파 강도 감소, 회로별 최적 동작 속도 선택 등의 장점을 제공하며, 최근 CAD 기술의 발전으로 주목받고 있다.
-
전자 회로 -
트랜지스터-트랜지스터 논리
트랜지스터-트랜지스터 논리(TTL)는 1961년 제임스 L. 부이에 의해 발명된 바이폴라 접합 트랜지스터 기반의 디지털 회로 기술로, 텍사스 인스트루먼츠의 7400 시리즈를 통해 널리 사용되었으며, 저렴한 비용으로 디지털 기술 발전에 기여했다. -
전자 회로 -
연산 증폭기
연산 증폭기는 높은 전압 이득을 갖는 직류 결합 증폭기로, 음의 피드백을 통해 신호 처리 기능을 구현하며, 높은 입력 임피던스와 낮은 출력 임피던스를 특징으로 다양한 증폭기, 필터, 연산 회로 설계에 활용된다. -
클럭 신호 -
클럭 속도
클럭 속도는 CPU의 주기적인 신호 속도로 헤르츠(Hz) 단위로 측정되며, CPU 성능에 영향을 미치지만 아키텍처 등 다른 요인과 함께 고려해야 하고, 오버클럭킹은 성능 향상과 함께 시스템 불안정의 위험이 있다. -
클럭 신호 -
클럭 게이팅
클럭 게이팅은 디지털 회로에서 불필요한 클럭 신호 전달을 막아 전력 소모를 줄이는 기술로, 저전력 장치에 필수적으로 활용되며, RTL 코딩 등을 통해 설계에 적용되어 에너지 효율성을 높이는 데 기여한다.
2. 클럭의 종류
동기 회로 설계에 사용되는 클럭은 래치의 제어 및 속도 등에 따라 여러 종류가 있으며, 크게 단상 클럭과 2상 클럭으로 나뉜다. 단상 클럭은 플립플롭 등에 사용되며, 에지 트리거 방식으로 동작한다. 2상 클럭은 레벨 트리거 래치 등에서 사용되며, 주로 2상 논 오버랩 클럭 방식이 사용된다.
2.1. 단상 클럭
플립플롭 등에 사용되며, 에지 트리거 방식으로 동작한다.
2.2.1. 2상 논 오버랩 클럭
φ1, φ2 두 가지 위상을 가지며, 서로 트리거 기간이 겹치지 않는 클럭이다. 순서 회로에 φ1 클럭, φ2 클럭을 번갈아 배치하고, 논 오버랩 기간을 설정하여 데이터 스루(data through) 현상을 억제한다. 레벨 트리거 래치 등에 사용된다.
3. 동기식과 비동기식
논리 회로에서 지연을 고려하지 않으면 문제가 발생하지 않지만, 실제 회로에서는 지연으로 인해 "해저드(hazard)"나 "글리치(glitch)"와 같은 신호 요동이 발생할 수 있다. 동기식 회로는 클럭 신호에 맞춰 동작하여 이러한 문제를 방지하지만, 비동기식 회로는 입력 변화가 파동처럼 전달되어 오동작을 유발할 수 있다는 차이점이 있다. 동기식 회로에는 클럭 신호 분배, 전원 안정성, 회로 규모 증가 등의 문제점이 있을 수 있다.
3.1. 동기식 회로
동기식 회로는 클럭 신호에 맞춰 모든 동작이 이루어지므로 해저드나 글리치로 인한 오동작을 방지할 수 있다. 내부 플립플롭 회로는 일반적으로 마스터-슬레이브 구성으로 되어 있어, 클럭 입력에 맞춰 앞단의 결과를 뒷단에 전달한다. 클럭 천이 직후 입력 신호에 해저드가 나타나는 것을 고려하여, 외부 입력이 안정되는 시점에 클럭의 역상으로 정보를 앞단에 받아둔다.
3.2. 비동기식 회로
비동기식 회로에서 입력의 변화는 전파 지연에 의한 파동을 형성하여 상류에서 하류로 전달될 뿐이다. 예를 들어, 카운터 회로에서 7에서 8로 자리 올림을 할 경우, "0111"에서 "1000"으로 변화하는 동안, 먼저 하위 자릿수만 변화하고 상위 자릿수가 하위 자릿수로부터의 자리 올림 신호를 처리하는 동안은 올바른 출력으로 변화하지 않기 때문에 전파 지연으로 인해 잠시 동안 "0110"이나 "0100", "0000"이 될 수 있다.
해저드나 글리치를 방치하면, 모든 자릿수가 0이 될 때마다 어떤 동작을 명령하는 경우, 4나 8, 16과 같은 자리 올림 동작에서 해저드가 발생할 때마다 예상치 못한 오동작을 일으킬 위험이 있다.