맨위로가기

AMD K5

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

AMD K5는 x86 디코딩 프런트 엔드를 갖춘 RISC 프로세서 아키텍처 기반의 중앙 처리 장치(CPU)이다. 430만 개의 트랜지스터, 비순차적 실행을 지원하는 5개의 정수 연산 장치와 부동 소수점 장치를 갖췄으며, 분기 예측 버퍼, 레지스터 재명명, 추측 실행 등의 기술을 통해 성능 향상을 꾀했다. K5는 SSA/5와 5k86 두 가지 모델로 출시되었으며, 펜티엄용 소켓 5/7 마더보드와 호환되었다. 비록 설계는 우수했으나, 낮은 클럭 속도, 제조상의 문제, 출시 지연 등으로 인해 상업적으로 큰 성공을 거두지는 못했다.

더 읽어볼만한 페이지

  • AMD x86 마이크로프로세서 - 밥캣 (마이크로아키텍처)
    밥캣은 AMD가 개발한 저전력 x86-64 마이크로아키텍처로, 퓨전 APU 제품군의 CPU 코어이며 넷북, 초소형 노트북, 가전 제품, 임베디드 시장을 목표로 작은 회로 규모와 낮은 전력 소비를 우선으로 설계되었다.
  • AMD x86 마이크로프로세서 - Am386
    AMD의 Am386은 1991년 출시된 인텔 80386 호환 CPU로, 법적 분쟁으로 출시가 지연되었지만 40MHz 버전 출시와 DX, DE, SX 모델로 나뉘어 PC 시장 발전에 기여했다.
AMD K5 - [IT 관련 정보]에 관한 문서
AMD K5
일반 정보
AMD K5 PR166 마이크로프로세서
AMD K5 PR166 마이크로프로세서
제조업체AMD
출시 시작SSA/5는 1996년 3월 27일, 5k86은 1996년 10월 7일
모델SSA/5 시리즈
모델15k86 시리즈
트랜지스터 수430만 개
최소 공정500 nm
최저 클럭 속도75 MHz
최고 클럭 속도133 MHz
최저 FSB 속도50 MHz
최고 FSB 속도66 MHz
소켓소켓 5
소켓1소켓 7
아키텍처IA-32/x86
마이크로아키텍처K5
코어 수1
L1 캐시8 KB + 16 KB (데이터 + 명령어)
플랫폼데스크톱, 임베디드
이전 프로세서Am5x86
다음 프로세서K6
상세 정보
확장 명령어 세트없음
L2 캐시없음
패키지CPGA
최소 프로세스 규칙0.35μm
최대 프로세스 규칙0.5μm
참고 자료
참고 자료제2회 거인 Intel에 도전! - K5의 좌절, 그리고 K6 등장 K5 개발의 경위
참고 자료제226회 요시카와 아스론의 반도체 방담 CPU 코어의 코드 네임의 옛날과 지금 AMD K6에 담긴 생각이란?

2. 특징

K5는 x86 디코딩 프런트 엔드를 갖춘 내부 병렬 RISC 프로세서 아키텍처를 기반으로 했다.[1] 모든 모델은 430만 개의 트랜지스터를 가지고 있었으며, 명령을 비순차적 실행으로 처리할 수 있는 5개의 정수 연산 장치와 1개의 부동 소수점 장치를 갖추고 있었다. 분기 예측 버퍼는 펜티엄의 4배였으며, 레지스터 리네이밍은 레지스터 종속성을 극복하는 데 도움이 되었다.[2] 이 칩의 추측 실행은 파이프라인 정체를 줄였다. 16KB 4-웨이 세트 연관 명령어 캐시와 8KB 데이터 캐시를 가지고 있었다. 부동 소수점 나눗셈 및 제곱근 마이크로코드는 기계적으로 검증되었다.[3][4] 부동 소수점 초월 함수 명령은 하드웨어로 구현되었으며, 모든 피연산자에 대해 실제 수학적 결과에 충실했다.[5]


  • 5개의 정수 연산 유닛(ALU 2개, 분기 1개, 로드/저장 2개)과 1개의 부동 소수점 유닛을 갖추고, 아웃 오브 오더 실행 기능을 실현했다.
  • 분기 타겟 버퍼는 펜티엄의 4배 크기이지만, K5는 1비트 카운터를 사용하므로 펜티엄(2비트), 펜티엄 프로(4비트 카운터)보다 정밀도가 떨어진다.
  • 레지스터 리네이밍을 통해 병렬 실행 성능을 향상시켰다.
  • 추측 실행을 통해 파이프라인 스톨을 줄였다.
  • 재정렬 버퍼는 16 엔트리, 예약 스테이션은 11 엔트리였다.
  • 명령어 캐시는 16KB, 4웨이 셋 어소시에이티브이며, 펜티엄은 8KB, 2웨이 셋 어소시에이티브였다.
  • 데이터 캐시는 8KB, 4웨이 셋 어소시에이티브이며, 펜티엄은 8KB, 2웨이 셋 어소시에이티브였다.

3. 성능

K5 프로젝트는 AMD가 인텔로부터 기술 리더십을 가져올 수 있는 초기 기회를 제공했다. 비록 이 칩이 올바른 설계 개념을 가지고 있었지만, 실제 엔지니어링 구현에는 문제가 있었다. 낮은 클럭 속도는 당시 AMD가 "최첨단" 제조 회사로서 가지고 있던 한계와, 당대 공정 기술에 많은 수준의 로직을 가지고 있어 클럭 확장을 방해하는 설계 자체에 기인했다. K5의 부동 소수점 성능은 Cyrix 6x86보다 우수했지만, 펜티엄보다는 느렸지만, 더 신뢰할 수 있는 초월 함수 결과를 제공했다. 정수 연산에서는 Cyrix 6x86이 더 우수했다는 평가도 있었다. 시장 출시가 늦었고 성능 기대치를 충족하지 못했기 때문에, K5는 이전의 Am486과 이후의 AMD K6가 누렸던 대형 컴퓨터 제조업체들 사이에서의 인정을 결코 얻지 못했다.

K5는 펜티엄 FDIV 버그의 영향으로 펜티엄 구매가 주춤했던 시기에, 대신 K5가 일시적으로나마 점유율을 확보할 수 있었다.

4. 모델

K5 프로세서에는 '''SSA/5'''와 '''5k86''' 두 가지 모델이 있었으며, 둘 다 K5라는 이름으로 출시되었다.[6][7] "SSA/5"는 분기 예측 장치에 문제가 있어 내부 대기 상태가 추가되었고, 이로 인해 성능이 저하되었다. 반면 "5k86"은 이러한 문제가 해결되어 클럭당 성능이 최대 30% 향상되었다.

"SSA/5"는 75~100MHz, "5k86"은 90~133MHz로 작동했다. AMD는 인텔 펜티엄 프로세서와의 정수 연산 성능을 기준으로 칩의 성능을 나타내는 PR 등급을 사용했다. 예를 들어, 116MHz로 작동하는 "5k86" 칩은 "K5 PR166"으로 판매되었다. K5-PR200은 제조 지연으로 인해 AMD K6 출시와 시기가 겹치면서 소량만 출시되었다.

4. 1. SSA/5

AMD 5K86-P90 (SSA/5)


AMD K5 PR75 (SSA/5) 다이 샷


SSA/5는 5K86 P75에서 P100으로 판매되었으며, 나중에는 K5 PR75에서 PR100으로 판매되었다.[1] 430만 개의 트랜지스터가 집적되었으며, 500 또는 350nm 공정으로 제조되었다.[1] L1 캐시는 8KB의 데이터 캐시와 16KB의 명령 캐시로 구성되었다.[1] 소켓 5와 소켓 7을 지원하며, VCore는 3.52V였다.[1] 프론트 사이드 버스는 PR75 모델에서 50MHz, PR90 모델에서 60MHz, PR100 모델에서 66MHz였다.[1] 1996년 3월 27일에 처음 출시되었으며,[1] 클럭 속도는 75, 90, 100MHz였다.[1]

항목내용
판매 제품명5K86 P75 ~ P100, K5 PR75 ~ PR100
트랜지스터 수4,300,000개
제조 공정500 또는 350 nm
L1 캐시8 + 16 KB (데이터 + 명령)
소켓소켓 5, 소켓 7
VCore3.52V
프론트 사이드 버스50 (PR75), 60 (PR90), 66 MHz (PR100)
첫 출시일1996년 3월 27일
클럭 속도75, 90, 100 MHz


4. 2. 5k86

K5 아키텍처의 두 번째 개정판으로, 내부적으로 '5k86'으로 불렸으며 K5라는 이름으로 출시되었다. "SSA/5"에서 발생했던 분기 예측 장치 비활성화 및 내부 대기 상태 추가 문제가 해결되어 클럭당 최대 30%의 성능 향상을 가져왔다.[6][7] 90~133 MHz로 작동했다. AMD는 PR 등급을 사용하여 칩에 레이블을 지정했는데, 이는 해당 클럭 속도의 펜티엄과 정수 성능의 등가성을 기준으로 한 것이다. 따라서 116 MHz 칩은 "K5 PR166"으로 판매되었다. 제조 지연으로 인해 PR200의 출시는 K6의 출시와 거의 일치하게 되었다. AMD는 두 칩이 경쟁하는 것을 원하지 않았기 때문에 K5-PR200은 소량으로만 출시되었다.

판매 제품명트랜지스터 / 공정L1 캐시소켓VCore프론트 사이드 버스첫 출시일클럭 속도
K5 PR120 ~ PR166 (PR200)4,300,000개 / 350 nm8 + 16 KB (데이터 + 명령)소켓 5, 소켓 73.52V60 (PR120/150), 66 MHz1996년 10월 7일90 (PR120), 100 (PR133), 105 (PR150), 116.6 (PR166), 133 MHz (PR200)


5. 평가

K5는 기술적으로 AMD의 차세대 마이크로프로세서 개발에 중요한 기반을 제공했지만, 상업적으로는 성공을 거두지 못했다. AMD는 K5 프로젝트를 통해 인텔의 기술 리더십을 따라잡고자 했으나, 제조 설비 부족으로 인해 목표를 달성하기 어려웠다. K5의 부동 소수점 연산 능력은 Cyrix 6x86보다 우수했지만 펜티엄에는 미치지 못했고, 정수 연산에서는 Cyrix 6x86이 더 뛰어났다. 개발 지연과 경쟁사들의 고성능 제품 출시 또한 K5의 실패 요인으로 작용했다.[1]

K5는 '''SSA/5'''(전기형)와 '''5k86'''(후기형) 두 가지 버전이 있으며, 초기에는 '''5k86'''으로 불렸으나 나중에 '''K5'''로 통합되었다. 펜티엄용 소켓 5/7 마더보드와의 호환성은 Cyrix 6x86보다 훨씬 높았고, 소프트웨어 동작 불량 문제도 적어 완성도가 높았다는 평가를 받았다. Am486이나 AMD K6-2만큼의 시장 점유율을 확보하지는 못했지만, 펜티엄 FDIV 버그로 인해 펜티엄 구매가 주춤했던 시기에 K5가 일시적으로 점유율을 얻기도 했다.[1]

참조

[1] 서적 AMD-K5 Processor Technical Reference Manual http://bitsavers.org[...] AMD 1996-11-01
[2] 웹사이트 AMD-K5 Processor Data Sheet http://datasheets.ch[...] AMD 1997-01-01
[3] 논문 A Mechanically Checked Proof of the AMD5K86TM Floating-Point Division Program IEEE Computer Society 1998-09-01
[4] 논문 A Mechanically Checked Proof of Correctness of the AMD K5 Floating Point Square Root Microcode Kluwer Academic Publishers 1999-01-01
[5] 학회발표 The K5 Transcendental Functions IEEE Computer Society 1995-07-19
[6] 웹사이트 X86 CPU Reference (Part 2) http://alasir.com/x8[...] 2022-01-12
[7] 웹사이트 Microprocessor History - AMD K5 https://wccftech.com[...] 2019-05-01
[8] 웹사이트 第2回 巨人Intelに挑め! - K5の挫折、そしてK6登場 K5開発の経緯 https://news.mynavi.[...] マイナビ 2022-06-02
[9] 웹사이트 第226回 吉川明日論の半導体放談 CPUコアのコードネームの今昔 AMD K6に込められた思いとは？ https://news.mynavi.[...] マイナビ 2022-06-02


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com