축차 비교형 아날로그-디지털 변환회로

3. 변환 알고리즘

축차 비교형 아날로그-디지털 변환회로(SAR ADC)의 변환 알고리즘은 기본적으로 이진 탐색 알고리즘이다. 변환 시작 신호가 전달되면, 제어 회로는 상위 비트(MSB)부터 변환을 시작한다. 내부 DAC는 설정된 비트에 따라 아날로그 전압으로 변환하고, 이 전압과 입력 전압을 비교한다.

우선 SAR을 최상위 비트를 0으로 설정하고 나머지를 1로 설정하여 초기화한다. (또는 1000...0000) 이 때 DAC의 출력 전압($V\_\{DAC\}$)은 기준 전압($V\_\{REF\}$)의 절반 근처가 된다.

입력 전압($V\_\{IN\}$)이 $V\_\{DAC\}$보다 작으면 비교기는 논리 1을 출력하고, SAR은 최상위 비트를 0으로 설정한다. 반대로 $V\_\{IN\}$이 $V\_\{DAC\}$보다 크면 최상위 비트는 1로 유지된다. 이는 입력 전압이 기준 전압의 절반보다 큰지 작은지를 판단하는 과정이다.

이 과정은 한 클럭 펄스 동안 결정되며, 안정적인 변환을 위해 클럭 주기는 DAC 변환 시간, 비교기 전파 시간, SAR 논리 회로 전파 시간 및 칩 특성에 따른 안정적 여유(최대 지터)를 모두 고려하여 결정되어야 한다.

최상위 비트가 결정되면, 다음 비트를 결정하기 위해 전체의 1/4 분해능으로 다시 0과 1을 결정하는 과정이 반복된다. 예를 들어, $V\_\{REF\}$=10V이고 $V\_\{IN\}$=3V일 때, 최상위 비트는 0이 되고, 다음 비트는 1로 설정된다.

이와 같은 방식으로 전체 비트 수만큼 클럭을 진행하여 모든 비트를 결정한다. 마지막 비트까지 결정되면 EOC(End of Conversion) 신호를 설정하여 외부에 변환 완료를 알린다.

예를 들어, 0.1V 단위로 5V에서 0V까지의 아날로그 입력을 10비트 디지털로 변환하는 경우, 기준 전압이 5V이므로 입력 전압이 5V일 때는 모든 비트가 설정된다. 입력 전압이 감소함에 따라 최하위 비트부터 순차적으로 지워지며, 입력 전압이 기준 전압의 절반인 2.5V가 될 때까지 최상위 비트는 계속 설정된다.

각 비트에 할당된 이진 가중치는 MSB부터 2.5, 1.25, 0.625, ..., 0.0048828125이며, 이 모든 값을 더하면 4.9951171875가 된다. 이는 이진수 1111111111 또는 5V보다 1 LSB 작은 값이다.

아날로그 입력과 내부 DAC 출력을 비교하는 과정은 각 이진 가중치와 비교하는 것과 같다. 2.5V부터 시작하여 그 결과에 따라 비트를 유지하거나 지우는 과정을 반복하며, 최종적으로 아날로그 입력을 나타내는 이진수 결과를 얻는다.

3. 1. 수학적 표현

4. 종류

SAR ADC는 구현 방식에 따라 여러 종류로 나눌 수 있다.

• 커패시터 어레이는 비교기의 오프셋 전압 ''V''_OS으로 완전히 방전된다. 이 단계는 자동 오프셋 제거를 제공한다(즉, 오프셋 전압은 커패시터로 조작할 수 없는 죽은 전하만 나타낸다).
• 어레이 내의 모든 커패시터는 입력 신호 ''V''_in으로 전환된다. 이제 커패시터는 각각의 커패시턴스에 입력 전압을 곱한 값에서 오프셋 전압을 뺀 값과 같은 전하를 갖는다.
• 그런 다음 커패시터는 이 전하가 비교기 입력에 적용되도록 전환되어 −''V''_in과 같은 비교기 입력 전압을 생성한다.
• 실제 변환 프로세스가 진행된다. 먼저 MSB 커패시터가 ADC의 전체 범위에 해당하는 ''V''_ref로 전환된다. 어레이의 바이너리 가중치로 인해 MSB 커패시터는 나머지 어레이와 1:1 전하 분배기를 형성한다. 따라서 비교기에 대한 입력 전압은 이제 −''V''_in + ''V''_ref/2이다. 이어서 ''V''_in이 ''V''_ref/2보다 크면 비교기는 MSB로 디지털 1을 출력하고, 그렇지 않으면 MSB로 디지털 0을 출력한다. 각 커패시터는 비교기 입력 전압이 오프셋 전압으로 수렴될 때까지, 또는 DAC의 해상도를 고려하여 최대한 가까이 갈 때까지 동일한 방식으로 테스트된다.

4. 1. 전하 재분배형 SAR ADC

• 커패시터 어레이는 비교기의 오프셋 전압 ''V''_OS으로 완전히 방전된다. 이 단계는 자동 오프셋 제거를 제공한다(즉, 오프셋 전압은 커패시터로 조작할 수 없는 죽은 전하만 나타낸다).
• 어레이 내의 모든 커패시터는 입력 신호 ''V''_in으로 전환된다. 이제 커패시터는 각각의 커패시턴스에 입력 전압을 곱한 값에서 오프셋 전압을 뺀 값과 같은 전하를 갖는다.
• 그런 다음 커패시터는 이 전하가 비교기 입력에 적용되도록 전환되어 −''V''_in과 같은 비교기 입력 전압을 생성한다.
• 실제 변환 프로세스가 진행된다. 먼저 MSB 커패시터가 ADC의 전체 범위에 해당하는 ''V''_ref로 전환된다. 어레이의 바이너리 가중치로 인해 MSB 커패시터는 나머지 어레이와 1:1 전하 분배기를 형성한다. 따라서 비교기에 대한 입력 전압은 이제 −''V''_in + ''V''_ref/2이다. 이어서 ''V''_in이 ''V''_ref/2보다 크면 비교기는 MSB로 디지털 1을 출력하고, 그렇지 않으면 MSB로 디지털 0을 출력한다. 각 커패시터는 비교기 입력 전압이 오프셋 전압으로 수렴될 때까지, 또는 DAC의 해상도를 고려하여 최대한 가까이 갈 때까지 동일한 방식으로 테스트된다.

4. 1. 1. 전하 재분배 과정

4. 2. 계수형 ADC (Counter Type ADC)

5. 비이상적인 아날로그 회로에서의 사용

실제 아날로그 회로는 이상적이지 않기 때문에, 각 비트의 값이 정확하게 2^N이 아닐 수 있다. 이러한 경우, 축차 비교형 아날로그-디지털 변환회로(SAR ADC)는 최적의 디지털 값을 출력하지 못할 수 있으며, 최대 오차는 여러 LSB를 초과할 수 있다. 따라서 SAR ADC를 구현하는 아날로그 회로의 정확도를 높게 유지하는 것이 중요하다.

6. 활용 사례 (대한민국)

7. 용어

• DAC는 디지털-아날로그 변환회로를 의미한다.
• EOC는 변환 완료를 의미한다.
• SAR은 축차 비교 레지스터를 의미한다.
• S/H는 샘플 및 홀더를 의미한다.
• V_in은 입력 전압을 의미한다.
• V_ref는 기준 전압을 의미한다.
• MSB는 최상위 비트를 의미한다.