I²S

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. 역사
3. 구성
- 3.1. 라인 구성
- 3.2. 송수신 역할 분담
4. 상세 정보
5. 용도
6. 오디오 상호 연결
- 6.1. 표준 상호 연결 케이블 부재
7. 용어
참조

1. 개요

I²S는 1986년 필립스 세미컨덕터에 도입된 디지털 오디오 인터페이스 표준으로, 오디오 장치 간 데이터 전송에 사용된다. 일반적으로 직렬 클럭(SCK), 워드 선택(WS), 직렬 데이터(SD)의 세 가지 신호선으로 구성되며, 마스터 클럭(MCLK)을 포함할 수 있다. I²S는 주로 D/A 변환기(DAC)의 입력, A/D 변환기(ADC)의 출력, S/PDIF 및 USB 입력 데이터 전송에 사용되며, CD 플레이어와 외부 DAC 간의 연결에도 활용된다. I²S 연결을 위한 표준 케이블은 없으며, 제조사마다 다양한 커넥터를 사용한다.

더 읽어볼만한 페이지

NXP 반도체 - 프리스케일 세미컨덕터
모토로라 반도체 부문에서 분사한 프리스케일 세미컨덕터는 자동차용 반도체, 마이크로컨트롤러, 아날로그 회로 등을 생산하며 무선 통신 및 컴퓨터 네트워크용 집적 회로를 공급했으나 NXP 반도체에 합병되었다.
NXP 반도체 - I.MX
i.MX는 NXP 반도체에서 개발한 임베디드 시스템용 애플리케이션 프로세서 제품군으로, 저전력 설계와 다양한 주변 장치 통합을 특징으로 하며 ARM 아키텍처 기반의 코어를 사용하고 다양한 운영체제 및 소프트웨어를 지원한다.
직렬 버스 - 인피니밴드
인피니밴드는 고성능 컴퓨팅 환경에서 서버, 스토리지, 네트워크 장치 간 고속 데이터 전송을 위한 직렬 통신 기술로, 슈퍼컴퓨터나 데이터 센터에서 주로 사용되지만 이더넷 기반 기술과의 경쟁 및 새로운 컴퓨팅 환경에 대한 적응이라는 과제를 안고 있다.
직렬 버스 - 하이퍼트랜스포트
하이퍼트랜스포트는 고성능 컴퓨터 시스템에서 CPU, 메모리, 칩셋 간의 연결을 고속으로 처리하기 위해 개발된 상호 연결 기술로, AMD CPU와 엔비디아 칩셋 등에 적용되어 시스템 효율성을 향상시키고 다양한 응용 분야에 활용되며 후속 기술의 기반이 되었다.

I²S
개요
종류	직렬 통신 버스
설계자	필립스 반도체 (현재 NXP 반도체)
설계일	1986년
데이터 신호	푸시-풀 출력
데이터 비트 폭	1개의 데이터 선 (SD) + 2개의 클록 선 (SCK, WS)
상세 정보
설명	I²S (Inter-IC Sound)는 2채널 디지털 오디오를 위한 직렬 통신 프로토콜이다.

2. 역사

I²S 표준은 1986년 필립스 세미컨덕터(현재의 NXP 세미컨덕터)에 도입되었으며, 1996년 6월 5일에 마지막으로 개정되었다.^[8]^[1] 2022년 2월 17일 개정에서는 '마스터'와 '슬레이브' 용어를 '컨트롤러'와 '타겟'으로 업데이트했다.^[2]

3. 구성

I²S는 일반적으로 세 가지 주요 신호선으로 구성된다. 이 신호들은 동기화되어 전송되며, 제조사나 데이터 시트에 따라 명칭이 다를 수 있지만, 대표적인 명칭은 다음과 같다.

LRCLK (LR Clock): 2채널 스테레오에서 오디오 신호의 왼쪽(L) 채널과 오른쪽(R) 채널을 구분하는 신호이다. 'WDCLK (Word Clock)'라고도 한다.
BCLK (Bit Clock): SDATA 신호의 타이밍에 맞춰 래치하여 SDATA가 흔들려도 비트열을 정확하게 전송할 수 있게 한다. 'SCLK (Serial Clock)'라고도 한다.
SDATA (Serial Data): 디지털화된 오디오 데이터의 비트열이다.

IC 규격에 따라 기준 클록 신호인 MCLK (Master Clock)가 필요한 경우도 있다. MCLK는 디지털 신호 동작의 기준이 되는 클록 신호로, IC에 따라 외부 클록 공급 없이 위 세 신호와 동기화하여 MCLK를 공급해야 할 수 있다. 'SYSCLK (System Clock)'라고도 한다.

3. 1. 라인 구성

I²S는 비동기 양방향 전송을 위한 데이터 라인 1개, 클럭 전달을 위한 라인 1개, 워드 셀렉트(word select)라고 불리는 방향 신호용 라인 1개로 구성된다.^[1]

다이어그램에서 볼 수 있듯이, 프로토콜은 다음 라인을 필요로 한다.^[1]

직렬 클럭('''SCK'''),^[1] 즉 비트 클럭(BCLK).^[3]
워드 선택('''WS''');^[1] 즉 좌우 클럭(LRCLK)^[3] 또는 프레임 동기(FS).^[5] 0 = 왼쪽 채널, 1 = 오른쪽 채널^[1]
직렬 데이터('''SD'''),^[1] 즉 SDATA, SDIN, SDOUT, DACDAT, ADCDAT.^[3]

I²S는 다음 라인을 포함할 수도 있다.

마스터 클럭 (일반적으로 256 x LRCLK). 표준의 일부는 아니지만,^[4] 아날로그/디지털 변환기의 내부 작동을 동기화하기 위해 일반적으로 포함된다.^[5]^[6]
업로드를 위한 다중화된 데이터 라인

비트 클럭은 데이터 라인에서 각 개별 데이터 비트마다 한 번씩 펄스된다. 비트 클럭 주파수는 샘플 속도, 채널당 비트 수 및 채널 수의 곱이다. 예를 들어, 16비트 정밀도와 2개의 채널(스테레오)을 갖는 44.1 kHz의 샘플 주파수를 갖는 CD 오디오의 비트 클럭 주파수는 다음과 같다.

: 44.1 kHz × 16 × 2 = 1.4112 MHz

워드 선택 클럭을 통해 장치는 I²S가 동일한 데이터 라인에서 두 개의 채널을 전송할 수 있기 때문에 현재 채널 1(WS = 0) 또는 채널 2(WS = 1)가 전송되고 있는지 알 수 있다. 샘플 주파수와 동일한 주파수를 갖는 50% 듀티 사이클 신호이다. 스테레오 자료의 경우, I²S 사양은 왼쪽 오디오가 워드 선택 클럭의 낮은 사이클에서 전송되고 오른쪽 채널이 높은 사이클에서 전송된다고 명시한다. 데이터는 상승 에지에서 래치되므로 일반적으로 직렬 클럭의 하강 에지에 동기화된다.^[1] 워드 선택 클럭은 MSB가 전송되기 전 1 비트 클럭 주기만큼 변경된다. 이를 통해 수신기는 예를 들어 이전 단어를 저장하고 다음 입력을 지울 수 있다.^[1]

데이터는 부호 있는, MSB(최상위 비트)가 먼저 2의 보수로 인코딩된다.^[1] 이를 통해 프레임당 비트 수를 임의로 할 수 있으며 송신자와 수신기 간에 협상이 필요하지 않다.^[1]

I²S는 3개의 신호선으로 구성된다. 이들은 동기화되어 전송된다. 신호선의 명칭은 제조사나 데이터 시트 등에 따라 약간 다를 수 있지만, 대표적인 명칭은 다음과 같다.

신호선	설명
LRCLK	LR Clock (엘알 클록). 2채널 스테레오에서 오디오 신호의 L 채널과 R 채널을 구분하기 위한 신호. WDCLK (Word Clock - 워드 클록)라고도 표기된다.
BCLK	Bit Clock (비트 클록). SDATA 신호의 타이밍에 맞춰 래치한다. 이를 통해 SDATA가 약간 흔들려도 비트 열을 정확하게 전송할 수 있다. SCLK (Serial Clock - 시리얼 클록)이라고도 표기된다.
SDATA	Serial Data (시리얼 데이터). 디지털화된 오디오 데이터의 비트 열이다.

IC의 규격에 따라 이 외에 기준 클록용 신호 (MCLK)가 필요한 경우가 있다.

신호선	설명
MCLK	Master Clock (마스터 클록). 디지털 신호의 동작 기준이 되는 클록 신호. IC에 따라 외부에서 클록을 공급하지 않고, 위 3개의 신호와 동기화하여 MCLK를 공급해야 하는 경우가 있다. SYSCLK (System Clock - 시스템 클록)라고도 표기된다.

3. 2. 송수신 역할 분담

전송 구성에서 보내는 역할을 맡는 송신기(transmitter), 받는 역할을 맡는 수신기(receiver)로 구성되며, 데이터 전송을 위해서는 송/수신 측에서 같은 클럭(clock)을 사용해야 한다. 단순한 시스템에서는 송신기가 클럭을 제공하는 마스터(master) 역할을 한다.

따라서 송신기는 클럭, 데이터, 워드(word) 선택 신호를 제공하도록 구성할 수 있다. 하지만 시스템이 IC 간의 오디오 데이터 흐름을 조정해야 할 필요가 있는 구성에서는 수신 측에서 전송 데이터를 전송하는 것은 구성에서 수신기가 클럭과 워드 선택 신호를 제공하는 마스터가 된다.

복수개의 IC가 존재하는 구성에서는 별도의 컨트롤러가 클럭과 워드 선택 신호를 제공하고 송신기와 수신기가 모두 슬레이브(slave)처럼 동작하는 구성을 사용한다.

4. 상세 정보

I²S는 2의 보수 형식을 사용하며, 최상위 비트(MSB)가 먼저 전송된다. 프레임당 비트 수는 정해져 있지 않으며, 송신자와 수신기 간에 별도로 정하지 않아도 된다.^[1] 워드 선택 클럭(WS)은 MSB가 전송되기 1 비트 클럭 주기 전에 바뀌어 수신기가 데이터를 처리할 시간을 확보한다.^[1] 데이터는 일반적으로 직렬 클럭의 하강 에지에 맞춰진다.^[1]

I²S는 다음 라인을 필요로 한다.

직렬 클럭 ('''SCK''')^[1], 즉 비트 클럭(BCLK).^[3]
워드 선택 ('''WS''')^[1], 즉 좌우 클럭(LRCLK)^[3] 또는 프레임 동기(FS).^[5] 0은 왼쪽 채널, 1은 오른쪽 채널^[1]
직렬 데이터 ('''SD''')^[1], 즉 SDATA, SDIN, SDOUT, DACDAT, ADCDAT^[3]

비트 클럭 주파수는 샘플 속도, 채널당 비트 수, 채널 수의 곱이다. 예를 들어, 16비트, 2채널(스테레오)을 갖는 44.1 kHz의 샘플 주파수를 갖는 CD 오디오의 비트 클럭 주파수는 다음과 같다.

: 44.1 kHz × 16 × 2 = 1.4112 MHz

워드 선택 클럭을 통해 장치는 현재 채널 1 (WS = 0) 또는 채널 2 (WS = 1)가 전송되고 있는지 알 수 있다. 스테레오 자료의 경우, I²S 사양은 왼쪽 오디오가 워드 선택 클럭의 낮은 사이클에서 전송되고 오른쪽 채널이 높은 사이클에서 전송된다고 명시한다.

I²S는 3개의 신호선으로 구성된다. 이들은 동기화되어 전송된다. 신호선의 명칭은 제조사나 데이터 시트 등에 따라 약간 다를 수 있지만, 대표적인 명칭은 다음과 같다.

신호선	설명	다른 명칭
LRCLK	2채널 스테레오에서 오디오 신호의 L 채널과 R 채널을 구분하기 위한 신호	WDCLK (Word Clock)
BCLK	SDATA 신호의 타이밍에 맞춰 래치하여 SDATA가 약간 흔들려도 비트 열을 정확하게 전송	SCLK (Serial Clock)
SDATA	디지털화된 오디오 데이터의 비트 열

IC의 규격에 따라 기준 클록용 신호 (MCLK)가 필요한 경우가 있다.

'''MCLK''': Master Clock (마스터 클록). 디지털 신호의 동작 기준이 되는 클록 신호. IC에 따라 외부에서 클록을 공급하지 않고, 위 3개의 신호와 동기화하여 MCLK를 공급해야 하는 경우가 있다. SYSCLK (System Clock)라고도 표기된다.

5. 용도

I²S는 주로 다음과 같은 용도로 사용된다.

음성용 D/A 변환기(DAC)의 입력이나 A/D 변환기(ADC)의 출력
S/PDIF 및 USB로부터의 입력 데이터를 전송하기 위한 DAI (Digital Audio Interface)의 출력
CD 플레이어 또는 디지털 오디오 스트리밍 장치와 외부 디지털-아날로그 변환기 사이의 외부 링크^[7]

6. 오디오 상호 연결

I²S는 오디오 장비에서 CD 플레이어나 디지털 오디오 스트리밍 장치와 외부 디지털-아날로그 변환기 사이를 연결하는 데 사용될 수 있다. 이는 AES/EBU, Toslink, S/PDIF와 같은 표준의 대안이 될 수 있다. I²S 연결은 케이블을 통해 사용하도록 설계되지 않았으며, 대부분의 집적 회로는 동축 케이블에 적합한 임피던스를 갖지 않는다. 임피던스 적응 오류와 선 길이 차이로 인해 신호 간 동기화 문제가 발생할 수 있으며, 이는 디코딩 오류를 유발할 수 있다.^[7] I²S 버스는 오류 감지 메커니즘이 없다. I²S는 주로 음성용 D/A 변환기(DAC)의 입력이나 A/D 변환기(ADC)의 출력, S/PDIF 및 USB로부터의 입력 데이터를 전송하기 위한 DAI (Digital Audio Interface)의 출력 등에 사용된다.

6. 1. 표준 상호 연결 케이블 부재

I²S 연결을 위한 표준 상호 연결 케이블은 없다. 일부 제조사는 BNC 커넥터, 8P8C ("RJ45") 소켓, DE-9 커넥터, DIN 커넥터, HDMI 커넥터, RCA 커넥터 등을 사용한다.^[7]

7. 용어

SCK: 연속 직렬 클럭(continuous serial clock)^[1]
WS: 워드 선택(word select). 0은 왼쪽 채널(left channel), 1은 오른쪽 채널(right channel)^[1]
SD: 직렬 데이터(serial data)^[1]
Master: WS와 SCK를 공급하는 역할
MCLK: 마스터 클럭(Master Clock). 디지털 신호의 동작 기준이 되는 클록 신호. IC에 따라 외부에서 클록을 공급하지 않고, 위 3개의 신호와 동기화하여 MCLK를 공급해야 하는 경우가 있다. '''SYSCLK''' (System Clock - 시스템 클록)라고도 표기된다.

참조

_[1] 웹사이트 I²S Specification http://www.nxp.com/a[...] Philips Semiconductors 1996-06-05
_[2] 웹사이트 UM11732 I2S bus specification https://www.nxp.com/[...] NXP 2022-03-19
_[3] 웹사이트 Technical Article MS-2275: Common Inter-IC Digital Interfaces for Audio Data Transfer http://www.analog.co[...] Analog Devices, Inc. 2012-01
_[4] 웹사이트 PCM1781 (or any I2S DAC) clock sources - Audio Converters Forum - Audio Converters - TI E2E Community https://e2e.ti.com/s[...] 2016-11-04
_[5] 웹사이트 MCLK in I2S audio protocol http://electronics.s[...] 2016-11-04
_[6] 웹사이트 Application Report SLAA469 Audio Serial Interface Configurations for Audio Codecs http://www.ti.com/li[...] 2010-09
_[7] 웹사이트 I2S standards from PS Audio https://www.diyaudio[...] 2022-09-11
_[8] 웹인용 I²S Specification http://www.nxp.com/a[...] Philips Semiconductors 1996-06-05

본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com