볼타 (마이크로아키텍처)

2. Details

볼타 아키텍처는 자율주행차에 중점을 둔 Tegra SoC의 Xavier 세대 내 GPU 마이크로아키텍처로 처음 발표되었다.^[17][18]

엔비디아는 2017년 5월 10일 연례 GPU 기술 컨퍼런스 기조 연설에서 볼타 마이크로아키텍처와 Tesla V100을 공식 발표했다.^[3] 볼타 GV100 GPU는 TSMC의 12 nm 공정으로 제조되었으며, HBM2 메모리를 탑재한 것이 특징이다.^[19][9][8]

이후 볼타 아키텍처 기반의 소비자 및 전문가용 제품들이 출시되었다. 2017년 12월 7일에는 엔비디아 TITAN V가,^[20][21] 2018년 3월 27일에는 Quadro GV100이 공식 발표되었다.^[22] 2018년 6월에는 타이탄 V의 메모리 용량을 늘린 타이탄 V CEO 에디션이 발표되기도 했다.^[25][26]

볼타 아키텍처는 GPGPU 연산 성능을 바탕으로 미국 에너지부의 서밋 및 시에라 슈퍼컴퓨터에도 채택되었다.^[27][28] 이 슈퍼컴퓨터들에서 볼타 GPU는 NVLink 2.0 인터페이스를 통해 POWER9 CPU와 연결되며, 이는 캐시 일관성을 지원하여 GPGPU 성능을 향상시키는 데 기여한다.^[29][30][31]

2. 1. 아키텍처 개선 사항

• CUDA 컴퓨트 기능 7.0^[14]
• 정수 및 부동 소수점 연산의 동시 실행
• TSMC의 12 nm FinFET 공정을 사용하여 211억 개의 트랜지스터를 집적했다.^[9][8]
• 고대역폭 메모리 2(HBM2)를 사용한다.^[9][10]
• NVLink 2.0: CPU와 GPU 간, 그리고 여러 GPU 간의 고대역폭 버스이다. PCI Express보다 훨씬 높은 전송 속도를 제공하며, 레인당 25Gbit/s 속도로 추정된다.^[30] (Titan V에서는 비활성화되었다.)
• 텐서 코어: 두 개의 4×4 FP16 행렬을 곱하고, 그 결과에 융합 곱셈-덧셈(FMA) 연산을 사용하여 세 번째 FP16 또는 FP32 행렬을 더하는 유닛이다. 결과는 FP32 또는 FP16으로 출력될 수 있다.^[11] 텐서 코어는 신경망 훈련 속도를 높이기 위해 도입되었다.^[11] 볼타의 텐서 코어는 1세대이며, 이후 앰페어 아키텍처에서는 3세대 텐서 코어가 탑재되었다.^[12][13]
• PureVideo 기능 세트 I 하드웨어 비디오 디코딩 지원

=== 정밀도 지원 매트릭스 비교 ===^[15][16]

범례:

• FPnn: nn 비트 부동소수점
• INTn: n 비트 정수
• INT1: 바이너리 (1비트 정수)
• TF32: TensorFloat32
• BF16: bfloat16

2. 2. 컴퓨트 기능 비교

'''정밀도 지원 매트릭스 비교'''^[15][16]

'''범례:'''

• FPnn: nn 비트 부동소수점
• INTn: n 비트 정수
• INT1: 바이너리
• TF32: TensorFloat32
• BF16: bfloat16

2. 3. 정밀도 지원

범례:

• '''FPnn''': nn 비트 부동소수점
• '''INTn''': n 비트 정수
• '''INT1''': 바이너리(1비트 정수)
• '''TF32''': TensorFloat-32
• '''BF16''': bfloat16

2. 4. 디코딩 성능 비교