제온 파이

1. 개요

제온 파이는 인텔의 Many Integrated Core(MIC) 아키텍처를 기반으로 하는 프로세서 제품군이다. 래러비, 단일 칩 클라우드 컴퓨터, 테라플롭스 연구 칩 등 여러 연구 프로젝트를 거쳐 개발되었다. 첫 번째 제품인 Knights Ferry는 2010년에 출시되었으며, 이후 Knights Corner, Knights Landing, Knights Mill, Knights Hill 등의 제품이 출시되었다. 제온 파이는 x86 아키텍처를 기반으로 하며, 고성능 컴퓨팅, 특히 병렬 처리에 특화된 설계를 갖추고 있다. 딥 러닝 분야에도 활용되었으나, Knights Hill을 마지막으로 개발이 중단되었다. 경쟁 제품으로는 엔비디아 테슬라, AMD 라데온 프로 및 라데온 인스팅트 등이 있다.

2. 역사

2.1. 나이츠 페리 (Knights Ferry)

--

나이츠 페리(Knights Ferry)는 2010년 5월 31일에 발표된 인텔의 다중 통합 코어(MIC) 프로토타입 보드로, 코드명 Aubrey Isle 프로세서를 탑재했다. 이 제품은 래러비 마이크로아키텍처 프로젝트와 단일 칩 클라우드 컴퓨터 등 인텔의 다른 연구 프로젝트에서 파생되었다.

나이츠 페리는 최대 1.2GHz로 동작하는 32개의 인오더(in-order) 코어(코어당 4개의 스레드), 2GB GDDR5 메모리, 8MB 캐시(코어당 256KB, L1 캐시 32KB)를 갖춘 PCIe 카드 형태로 제공되었다. 소비 전력은 약 300W이며, 45nm 공정으로 제작되었다. Aubrey Isle 코어에는 1,024비트 링 버스(512비트 양방향)가 프로세서를 주 메모리에 연결한다. 단일 보드 성능은 750GFLOPS를 초과했으며, 단정밀도 부동 소수점 명령만 지원한다.

CERN, 한국과학기술정보연구원(KISTI), 라이프니츠 슈퍼컴퓨팅 센터 등이 초기 개발에 참여했다. 프로토타입 보드 하드웨어 공급업체로는 IBM, SGI, HP, 델 등이 있었다.

2.2. 나이츠 코너 (Knights Corner)

Knights Corner^영어 제품군은 22nm 공정으로 제작되었으며, 50개 이상의 코어를 가진 인텔의 트라이게이트 기술을 사용한 인텔의 첫 번째 멀티코어 상용 제품이다. 2012년 6월 18일, 함부르크 국제 슈퍼컴퓨팅 컨퍼런스에서 인텔은 자사의 Many Integrated Core 아키텍처를 기반으로 하는 모든 제품에 사용될 브랜드 이름이 제온 파이가 될 것이라고 발표했다.

인텔 제온 파이 코프로세서 코어의 중요한 구성 요소는 벡터 프로세싱 유닛(VPU)이다. VPU는 인텔 초기 Many Core 명령어(Intel IMCI)로 알려진 새로운 512비트 SIMD 명령어 집합을 특징으로 한다. VPU는 사이클당 16개의 단정밀도(SP) 또는 8개의 배정밀도(DP) 연산을 실행할 수 있으며, FMA 명령어를 통해 사이클당 32개의 SP 또는 16개의 DP 부동 소수점 연산을 실행할 수 있다. 정수 연산도 지원한다.

2012년 11월 12일, 인텔은 22nm 공정의 제온 파이 코프로세서 제품군인 제온 파이 3100과 제온 파이 5110P를 발표했다. 제온 파이 3100은 300W에서 240GB/s 메모리 대역폭으로 1테라플롭스 이상의 배정밀도 부동 소수점 명령을 처리할 수 있다. 제온 파이 5110P는 225W에서 320GB/s 메모리 대역폭으로 1.01테라플롭스의 배정밀도 부동 소수점 명령을 처리할 수 있다.

2013년 6월 17일, 톈허-2 슈퍼컴퓨터가 TOP500에 의해 세계에서 가장 빠른 컴퓨터로 발표되었다. 톈허-2는 인텔 아이비 브릿지 제온 및 제온 파이 프로세서를 사용하여 33.86페타플롭스를 달성했다.

2012년 11월 13일 발표된 제1세대 제온 파이는 22nm Tri-Gate 트랜지스터 제조 공정을 채택했다. 인텔 제온 프로세서 E5 패밀리와 조합하여 카드당 배정밀 부동 소수점 연산으로 1TFLOPS 이상의 이론 성능을 가진다. SIMD 명령은 512비트이며, 배정밀 부동 소수점수를 8개 동시에 처리할 수 있고, FMA를 지원하여 16 FLOPS/cycle이다.

2.2.1. 디자인 및 프로그래밍

Knights Corner 코어는 오리지널 펜티엄에 사용된 P54C 설계를 수정하여 기반으로 한다. 인텔 MIC 아키텍처는 기존 병렬화 소프트웨어 도구를 사용할 수 있는 x86 호환 멀티프로세서 아키텍처를 만들어 x86 레거시를 활용한다. 프로그래밍 도구에는 OpenMP, OpenCL, Cilk/Cilk Plus 및 인텔의 Fortran, C++ 및 수학 라이브러리의 특수 버전이 포함된다.

Larrabee 프로젝트에서 상속된 설계 요소에는 x86 ISA, 코어당 4-way SMT, 512비트 SIMD 유닛, 32 KB L1 명령어 캐시, 32 KB L1 데이터 캐시, 일관성 있는 L2 캐시(코어당 512 KB) 및 프로세서와 메모리를 연결하는 초광대역 링 버스가 있다.

Knights Corner 512비트 SIMD 명령어는 AVX-512 확장과 많은 내장 함수를 공유한다. 명령어 집합 문서는 KNC라는 확장 이름으로 인텔에서 제공된다.

2.3. 나이츠 랜딩 (Knights Landing)

나이츠 랜딩은 인텔의 2세대 MIC 아키텍처 제품 코드명이다. 2013년 6월 17일, 인텔은 2세대 인텔 제온 파이 제품에 대한 세부 정보를 처음 공개했다. 인텔은 차세대 인텔 MIC 아키텍처 기반 제품이 코프로세서 또는 호스트 프로세서(CPU) 형태로 제공되며, 인텔의 14 nm 공정 기술을 사용하여 제조될 것이라고 밝혔다. 나이츠 랜딩 제품에는 메모리 대역폭을 크게 높이기 위해 온 패키지 메모리가 통합될 것이다.

2.4. 나이츠 밀 (Knights Mill)

인텔에서 개발한 코드명 나이츠 밀(Knights Mill)은 2017년 12월에 출시된 딥 러닝에 특화된 제온 파이 제품군이다. 나이츠 랜딩과 사양이 거의 동일하며, AVX-512 명령어 활용을 최적화하여 단정밀도 및 가변 정밀도 부동 소수점 성능을 향상시켰지만, 배정밀도 부동 소수점 성능은 감소했다.

;모델

2.5. 나이츠 힐 (Knights Hill)

나이츠 힐(Knights Hill)은 인텔의 10nm 공정 기반으로 개발될 예정이었던 3세대 제온 파이였다. 2017년에 개발이 취소되었다.

3. 경쟁 제품

* 엔비디아 테슬라(Nvidia Tesla)는 고성능 컴퓨팅(HPC) 시장의 직접적인 경쟁 제품이다.
* AMD 라데온 프로(AMD Radeon Pro) 및 AMD 라데온 인스팅트(AMD Radeon Instinct)는 HPC 시장의 직접적인 경쟁 제품이다.