조합 논리

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요

조합 논리는 특정 입력을 받아 지정된 출력을 생성하는 회로를 구축하는 데 사용되는 논리 회로의 한 유형이다. 이러한 회로는 곱의 합(SOP) 또는 합의 곱(POS)의 두 가지 방법 중 하나를 사용하여 구성되며, 진리표를 통해 표현될 수 있다. 불 대수를 사용하여 조합 논리식을 간소화할 수 있으며, 이를 통해 논리 회로의 효율성을 높이는 논리 최적화가 가능하다.

조합 논리
📚 더 읽어볼만한 페이지
  • 회로 설계 - 허니웰
    허니웰은 1885년 설립된 기업으로, 항공우주, 빌딩 자동화, 안전 및 생산성 솔루션, 성능 소재 및 기술 분야에서 사업을 영위하며, 군사 기술 개발 및 펜탁스 카메라 수입업체로 활동했고, 환경 문제 관련 비판을 받기도 한다.
  • 회로 설계 - 회로도
    회로도는 전기 또는 전자 회로의 구성 요소와 연결을 기호와 선으로 나타낸 도식적 표현으로, 표준화된 기호와 규칙을 따르며 전자 제품 설계 및 교육에 필수적인 도구이지만 표기법 통일은 아직 완벽하지 않다.

2. 표현

조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용되며, 일반적으로 곱의 합 또는 합의 곱, 두 가지 방법 중 하나를 사용하여 표현한다.

2.1. 진리표 표현

조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용된다. 조합 논리의 구성은 일반적으로 곱의 합 또는 합의 곱, 두 가지 방법 중 하나를 사용하여 수행된다. 다음은 진리표의 예시이다.

👆
좌우로 밀어서 보기
ABC결과논리적 동치
FFFF\neg A \wedge \neg B \wedge \neg C
FFTF\neg A \wedge \neg B \wedge C
FTFF\neg A \wedge B \wedge \neg C
FTTF\neg A \wedge B \wedge C
TFFTA \wedge \neg B \wedge \neg C
TFTFA \wedge \neg B \wedge C
TTFFA \wedge B \wedge \neg C
TTTTA \wedge B \wedge C


곱의 합을 사용하면, 참 결과를 산출하는 모든 논리적 명제가 합산되어 다음 결과를 얻는다.

:(A \wedge \neg B \wedge \neg C) \vee (A \wedge B \wedge C) \,

불 대수를 사용하면, 위 식은 진리표와 동등한 다음 식으로 단순화된다.

:A \wedge ((\neg B \wedge \neg C) \vee (B \wedge C)) \,

2.2. 부울 대수 표현

조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용된다. 조합 논리의 구성은 일반적으로 곱의 합 또는 합의 곱 두 가지 방법 중 하나를 사용하여 수행된다. 다음 진리표를 고려해 보자.

👆
좌우로 밀어서 보기
ABC결과논리적 동치
FFFF\neg A \wedge \neg B \wedge \neg C
FFTF\neg A \wedge \neg B \wedge C
FTFF\neg A \wedge B \wedge \neg C
FTTF\neg A \wedge B \wedge C
TFFTA \wedge \neg B \wedge \neg C
TFTFA \wedge \neg B \wedge C
TTFFA \wedge B \wedge \neg C
TTTTA \wedge B \wedge C


곱의 합을 사용하면, 참 결과를 산출하는 모든 논리적 명제가 합산되어 다음 결과를 얻는다.

:(A \wedge \neg B \wedge \neg C) \vee (A \wedge B \wedge C) \,

불 대수를 사용하면, 결과는 진리표와 동등한 다음 식으로 단순화된다.

:A \wedge ((\neg B \wedge \neg C) \vee (B \wedge C)) \,

2.3. 곱의 합 (SOP) 표현

조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용된다. 조합 논리의 구성은 일반적으로 곱의 합 또는 합의 곱 두 가지 방법 중 하나를 사용하여 수행된다. 다음 진리표를 보자.

👆
좌우로 밀어서 보기
ABC결과논리적 동치
FFFF\neg A \wedge \neg B \wedge \neg C
FFTF\neg A \wedge \neg B \wedge C
FTFF\neg A \wedge B \wedge \neg C
FTTF\neg A \wedge B \wedge C
TFFTA \wedge \neg B \wedge \neg C
TFTFA \wedge \neg B \wedge C
TTFFA \wedge B \wedge \neg C
TTTTA \wedge B \wedge C


곱의 합 표현은 위 진리표에서 참(T) 결과를 산출하는 모든 논리적 명제를 합산한다. 위 표에서는 A=T, B=F, C=F인 경우와 A=T, B=T, C=T인 경우가 이에 해당한다. 따라서 이 두 경우를 논리합(OR, ∨)으로 묶으면 다음과 같다.

:(A \wedge \neg B \wedge \neg C) \vee (A \wedge B \wedge C) \,

불 대수를 사용하면, 위 식은 다음과 같이 단순화된다.

:A \wedge ((\neg B \wedge \neg C) \vee (B \wedge C)) \,

2.4. 합의 곱 (POS) 표현

조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용되며, 곱의 합(SOP) 또는 합의 곱(POS)의 두 가지 방법 중 하나를 사용하여 구성할 수 있다. 다음의 진리표를 보자.

👆
좌우로 밀어서 보기
ABC결과논리 동치
FFFF\neg A \wedge \neg B \wedge \neg C
FFTF\neg A \wedge \neg B \wedge C
FTFF\neg A \wedge B \wedge \neg C
FTTF\neg A \wedge B \wedge C
TFFTA \wedge \neg B \wedge \neg C
TFTFA \wedge \neg B \wedge C
TTFFA \wedge B \wedge \neg C
TTTTA \wedge B \wedge C


곱의 합 표현은 참 결과를 산출하는 모든 논리적 명제를 합산하여 다음 결과를 얻는다.

:(A \wedge \neg B \wedge \neg C) \vee (A \wedge B \wedge C) \,

불 대수를 사용하면, 결과는 진리표와 동등한 다음 식으로 단순화된다.

:A \wedge ((\neg B \wedge \neg C) \vee (B \wedge C)) \,

3. 논리식 최소화

논리식 최소화(때로는 논리 최적화라고도 함)를 사용하면 간소화된 논리 함수 또는 회로를 얻을 수 있으며, 조합 회로는 작아지고 분석, 사용 또는 구축이 더 쉬워진다.

3.1. 부울 대수 법칙

조합 논리식의 최소화(간소화)는 부울 대수의 법칙에 따라 수행된다.

:\begin{align}
(A \vee B) \wedge (A \vee C) &= A \vee (B \wedge C) \\
(A \wedge B) \vee (A \wedge C) &= A \wedge (B \vee C)
\end{align}

:\begin{align}
A \vee (A \wedge B) &= A \\
A \wedge (A \vee B) &= A
\end{align}

:\begin{align}
A \vee (\lnot A \wedge B) &= A \vee B \\
A \wedge(\lnot A \vee B) &= A \wedge B
\end{align}

:\begin{align}
(A \vee B)\wedge(\lnot A \vee B)&=B \\
(A \wedge B) \vee (\lnot A \wedge B)&=B
\end{align}

:\begin{align}
(A \wedge B) \vee (\lnot A \wedge C) \vee (B \wedge C) &= (A \wedge B) \vee (\lnot A \wedge C) \\
(A \vee B) \wedge (\lnot A \vee C) \wedge (B \vee C) &= (A \vee B) \wedge (\lnot A \vee C)
\end{align}

최소화(때로는 논리 최적화라고도 함)를 사용하면 간소화된 논리 함수 또는 회로를 얻을 수 있으며, 논리 조합 회로는 작아지고 분석, 사용 또는 구축이 더 쉬워진다.

3.2. 논리 최적화

조합 논리식의 최소화(간소화)는 부울 대수의 법칙에 따라 수행된다.

:\begin{align}
(A \vee B) \wedge (A \vee C) &= A \vee (B \wedge C) \\
(A \wedge B) \vee (A \wedge C) &= A \wedge (B \vee C)
\end{align}

:\begin{align}
A \vee (A \wedge B) &= A \\
A \wedge (A \vee B) &= A
\end{align}

:\begin{align}
A \vee (\lnot A \wedge B) &= A \vee B \\
A \wedge(\lnot A \vee B) &= A \wedge B
\end{align}

:\begin{align}
(A \vee B)\wedge(\lnot A \vee B)&=B \\
(A \wedge B) \vee (\lnot A \wedge B)&=B
\end{align}

:\begin{align}
(A \wedge B) \vee (\lnot A \wedge C) \vee (B \wedge C) &= (A \wedge B) \vee (\lnot A \wedge C) \\
(A \vee B) \wedge (\lnot A \vee C) \wedge (B \vee C) &= (A \vee B) \wedge (\lnot A \vee C)
\end{align}

최소화(때로는 논리 최적화라고도 함)를 사용하면 간소화된 논리 함수 또는 회로를 얻을 수 있으며, 논리 조합 회로는 작아지고 분석, 사용 또는 구축이 더 쉬워진다.