FB-DIMM
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
FB-DIMM은 메모리 컨트롤러와 Advanced Memory Buffer(AMB) 사이의 직렬 통신 인터페이스를 사용하는 메모리 기술이다. 병렬 통신 방식보다 신호 간섭에 강하고 메모리 대역폭을 증가시키는 장점이 있지만, AMB 칩 추가로 인한 시스템 가격 상승, 메모리 대기 시간 증가, 전력 소비 및 발열 문제 등의 단점도 존재한다. 2006년 인텔 제온 시리즈와 2007년 썬 마이크로시스템즈 울트라SPARC T2, 인텔 스컬트레일 등에 사용되었으나, 높은 가격, 전력 소비, 발열 문제로 인해 DDR3 SDRAM으로 대체되었다.
FB-DIMM은 메모리 컨트롤러와 모듈 사이에 고급 메모리 버퍼(AMB)를 두어 기존 DRAM의 병렬 통신 대신 직렬 인터페이스를 사용한다. 이를 통해 메모리 대역폭을 늘린다. AMB는 신호 약화를 보완하고, 오류 감지 및 수정 기능을 제공한다.
FB-DIMM 채널은 메모리에서 프로세서로 데이터를 전송하는 14개의 "노스바운드" 비트 레인과 프로세서에서 메모리로 명령 및 데이터를 전송하는 10개의 "사우스바운드" 비트 레인으로 구성된다.[19][20][21][22][23] 각 비트는 차동 쌍을 통해 전송되며, 기본 메모리 클럭 속도의 12배, 이중 펌핑 데이터 속도의 6배로 클럭된다. (예: DDR2-667 DRAM 칩의 경우 4000MHz). 12 사이클마다 하나의 프레임(노스바운드 168비트, 사우스바운드 120비트)이 구성된다.
2. 기술
이 방식은 메모리 요청에 메모리 대기 시간을 발생시키고, 추가 전력 소비가 필요하며, 쓰기 버스가 읽기 버스보다 좁아지는 단점이 있다. 그러나 불규칙한 패턴으로 대용량 메모리를 사용하는 작업에는 유리하다.[1]
2. 1. 고급 메모리 버퍼 (AMB)
FB-DIMM 구조는 메모리 컨트롤러와 메모리 모듈 사이에 고급 메모리 버퍼(AMB)를 도입하였다. 전통적인 DRAM의 병렬 버스 구조와 달리 FB-DIMM은 메모리 컨트롤러와 AMB 사이에 직렬 인터페이스가 있다. 이렇게 하면 실현가능한 수준 이상으로 메모리 컨트롤러의 핀 수를 늘리지 않더라도 메모리 대역을 증가시킬 수 있다. 이 구조를 통해 메모리 컨트롤러는 메모리 모듈에 직접 기록하지 않고, AMB에서 이 작업을 처리한다. 그러므로 AMB는 신호 버퍼링 및 재전송을 통해 신호 약화를 보완할 수 있다.
AMB는 또한 프로세서나 시스템의 메모리 컨트롤러에 추가적인 오버헤드를 부과하지 않고도 오류 감지 및 수정을 제공한다. 비트 레인 페일오버 수정 기능을 사용하여 잘못된 데이터 경로를 식별하고 작동에서 제거하여 명령/주소 오류를 대폭 줄일 수 있다. 또한 읽기와 쓰기가 버퍼링되므로 메모리 컨트롤러에서 병렬로 수행할 수 있다. 이를 통해 더 간단한 상호 연결과 (이론적으로) DDR2 및 DDR3와 같이 상호 교환하여 사용할 수 있는 하드웨어 독립적인 메모리 컨트롤러 칩을 사용할 수 있다.[2]
2. 2. 직렬 통신 인터페이스
FB-DIMM 구조는 메모리 컨트롤러와 메모리 모듈 사이에 고급 메모리 버퍼(AMB)를 도입하였다. 전통적인 DRAM의 병렬 버스 구조와 달리 FB-DIMM은 메모리 컨트롤러와 AMB 사이에 직렬 인터페이스를 가진다. 이렇게 하면 메모리 컨트롤러의 핀 수를 실현 가능한 수준 이상으로 늘리지 않고도 메모리 대역을 증가시킬 수 있다. 이 구조를 통해 메모리 컨트롤러는 메모리 모듈에 직접 기록하지 않으며, 이 작업은 AMB에서 처리한다. 그러므로 AMB는 신호 버퍼링 및 재전송을 통해 신호 약화를 보완할 수 있다.
2. 3. 병렬 통신과의 비교
기존 DRAM의 병렬 통신 버스 구조와 달리 FB-DIMM은 메모리 컨트롤러와 AMB 사이에 직렬 통신 인터페이스를 갖는다. 이를 통해 메모리 컨트롤러의 핀 수를 실현 가능한 수준 이상으로 늘리지 않고도 메모리 폭을 늘릴 수 있다. 이 아키텍처에서 메모리 컨트롤러는 메모리 모듈에 직접 쓰지 않고 AMB를 통해 쓰기를 수행한다. 따라서 AMB는 신호를 버퍼링하고 재전송하여 신호 저하를 보상할 수 있다.
AMB는 프로세서나 시스템의 메모리 컨트롤러에 추가적인 오버헤드를 부과하지 않고도 오류 감지 및 수정을 제공하며, 비트 레인 페일오버 수정 기능을 사용하여 잘못된 데이터 경로를 식별하고 작동에서 제거하여 명령/주소 오류를 대폭 줄일 수 있다. 또한 읽기와 쓰기가 버퍼링되므로 메모리 컨트롤러에서 병렬로 수행할 수 있다. 이를 통해 더 간단한 상호 연결과 DDR2, DDR3와 같이 상호 교환하여 사용할 수 있는 하드웨어 독립적인 메모리 컨트롤러 칩을 사용할 수 있다.[1]
이 접근 방식의 단점은 메모리 요청에 메모리 대기 시간을 도입하고, 버퍼 칩에 대한 추가 전력 소비가 필요하며, 현재 구현에서 메모리 읽기 버스보다 훨씬 좁은 메모리 쓰기 버스를 생성한다는 것이다. 즉, 많은 쓰기를 사용하는 작업 부하(예: 고성능 컴퓨팅)는 상당히 느려질 것이다. 그러나 이러한 속도 저하는 상당한 양의 가상 메모리를 사용하지 않도록 충분한 메모리 용량이 없는 것만큼 나쁘지 않으므로 불규칙한 패턴으로 엄청난 양의 메모리를 사용하는 작업 부하는 완전 버퍼 DIMM을 사용하여 도움을 받을 수 있다.[1]
3. 프로토콜
노스바운드 프레임은 144개의 데이터 비트(72비트 너비의 DDR SDRAM 어레이에서 생성)와 오류 감지를 위한 24비트의 CRC를 전달한다. 헤더 정보는 없지만, 미사용 프레임에는 의도적으로 유효하지 않은 CRC가 포함된다.
사우스바운드 프레임은 98개의 페이로드 비트와 22개의 CRC 비트를 전달한다. 페이로드 비트 중 2개는 프레임 유형, 24비트는 명령이다. 나머지 72비트는 프레임 유형에 따라 72비트의 쓰기 데이터, 2개의 24비트 명령, 또는 1개의 명령과 AMB 제어 레지스터에 기록할 36비트의 데이터가 될 수 있다.
명령은 행 선택, 사전 충전, 새로 고침 명령과 같은 표준 DRAM 액세스 사이클에 해당한다. 읽기/쓰기 명령에는 열 주소만 포함되며, 모든 명령에는 채널에 최대 8개의 FB-DIMM 모듈을 사용할 수 있도록 3비트 FB-DIMM 주소가 포함된다.
쓰기 데이터는 DDR 메모리가 예상하는 것보다 느리게 제공되므로, AMB에서 버스트로 쓸 수 있을 때까지 버퍼링된다. 쓰기 명령은 쓰기 데이터와 직접 연결되지 않으며, 각 AMB에는 4개의 연속적인 쓰기 데이터 프레임으로 채워지고 쓰기 명령으로 비워지는 쓰기 데이터 FIFO가 있다.
노스바운드 및 사우스바운드 링크는 프레임당 12비트의 CRC 정보를 버림으로써 한 개의 비트 라인이 비활성화된 상태에서도 전체 속도로 작동할 수 있다.
FB-DIMM 채널의 대역폭은 DDR 메모리 채널의 최대 읽기 대역폭과 같고(노스바운드 채널 경합이 없으므로 이 속도 유지 가능), DDR 메모리 채널의 최대 쓰기 대역폭의 절반과 같다(프레임당 하나의 명령으로 충분하다면 종종 유지 가능). 유일한 오버헤드는 32~42 프레임마다 채널 동기화 프레임이 필요하다는 점이다(응답으로 노스바운드 상태 프레임 발생, 2.5~3% 오버헤드).
3. 1. JEDEC 표준
JEDEC 표준 [http://www.jedec.org/standards-documents/results/JESD206 JESD206]은 FB-DIMM 프로토콜을 정의하며, JESD82-20은 DDR2 메모리에 대한 AMB 인터페이스를 정의한다.[1]
FB-DIMM 채널은 메모리에서 프로세서로 데이터를 전송하는 14개의 "노스바운드" 비트 레인과, 프로세서에서 메모리로 명령 및 데이터를 전송하는 10개의 "사우스바운드" 비트 레인으로 구성된다. 각 비트는 기본 메모리 클럭 속도의 12배, 이중 펌핑 데이터 속도의 6배로 클럭되는 차동 쌍을 통해 전송된다. 예를 들어 DDR2-667 DRAM 칩의 경우 채널은 4000MHz로 작동한다. 12 사이클마다 하나의 프레임이 구성되며, 노스바운드는 168비트, 사우스바운드는 120비트로 구성된다.
노스바운드 프레임은 144개의 데이터 비트(72비트 너비의 DDR SDRAM 어레이에서 생성되는 데이터 양)와 오류 감지를 위한 24비트의 CRC를 전달한다. 사용되지 않는 프레임에는 의도적으로 유효하지 않은 CRC가 포함된다.
사우스바운드 프레임은 98개의 페이로드 비트와 22개의 CRC 비트를 전달한다. 페이로드 비트 중 2개는 프레임 유형, 24비트는 명령이다. 나머지 72비트는 프레임 유형에 따라 72비트의 쓰기 데이터, 2개의 24비트 명령, 또는 하나의 명령과 AMB 제어 레지스터에 기록할 36비트의 데이터가 될 수 있다.
명령은 행 선택, 사전 충전, 새로 고침 명령과 같은 표준 DRAM 액세스 사이클에 해당한다. 읽기 및 쓰기 명령에는 열 주소만 포함된다. 모든 명령에는 3비트 FB-DIMM 주소가 포함되어 채널에 최대 8개의 FB-DIMM 모듈을 사용할 수 있다.
쓰기 데이터는 DDR 메모리가 예상하는 것보다 느리게 제공되므로, AMB에서 버스트로 쓸 수 있을 때까지 버퍼링된다. 쓰기 명령은 쓰기 데이터와 직접 연결되지 않는다. 대신, 각 AMB에는 4개의 연속적인 쓰기 데이터 프레임으로 채워지고 쓰기 명령으로 비워지는 쓰기 데이터 FIFO가 있다.
노스바운드 및 사우스바운드 링크는 프레임당 12비트의 CRC 정보를 버림으로써 한 개의 비트 라인이 비활성화된 상태에서 전체 속도로 작동할 수 있다.
FB-DIMM 채널의 대역폭은 DDR 메모리 채널의 최대 읽기 대역폭과 같고(노스바운드 채널에 대한 경합이 없으므로 이 속도를 유지할 수 있음), DDR 메모리 채널의 최대 쓰기 대역폭의 절반과 같다(프레임당 하나의 명령으로 충분하다면 종종 유지될 수 있음). 유일한 오버헤드는 32~42 프레임마다 채널 동기화 프레임이 필요하다는 것이다(응답으로 노스바운드 상태 프레임 발생) (2.5~3% 오버헤드).
3. 2. 데이터 전송 방식
FB-DIMM 채널은 메모리에서 프로세서로 데이터를 전송하는 14개의 "노스바운드" 비트 레인과, 프로세서에서 메모리로 명령 및 데이터를 전송하는 10개의 "사우스바운드" 비트 레인으로 구성된다.[1][2][3][4][5] 각 비트는 차동 쌍을 통해 전송되며, 기본 메모리 클럭 속도의 12배, 이중 펌핑 데이터 속도의 6배로 클럭된다. 예를 들어, DDR2-667 DRAM 칩을 사용하는 경우 채널은 4000MHz로 작동한다. 12 사이클마다 하나의 프레임(노스바운드 168비트, 사우스바운드 120비트)이 구성된다.
노스바운드 프레임은 144개의 데이터 비트(72비트 너비의 DDR SDRAM 어레이에서 생성되는 데이터 양)와 오류 감지를 위한 24비트의 CRC를 전달한다. 헤더 정보는 없지만, 사용되지 않는 프레임에는 의도적으로 유효하지 않은 CRC가 포함된다.
사우스바운드 프레임은 98개의 페이로드 비트와 22개의 CRC 비트를 전달한다. 페이로드 비트 중 2개는 프레임 유형, 24비트는 명령이다. 나머지 72비트는 프레임 유형에 따라 72비트의 쓰기 데이터, 2개의 24비트 명령, 또는 1개의 명령과 AMB 제어 레지스터에 기록할 36비트의 데이터가 될 수 있다.
명령은 행 선택, 사전 충전, 새로 고침 명령과 같은 표준 DRAM 액세스 사이클에 해당한다. 읽기 및 쓰기 명령에는 열 주소만 포함된다. 모든 명령에는 3비트 FB-DIMM 주소가 포함되어 채널에 최대 8개의 FB-DIMM 모듈을 사용할 수 있다.
쓰기 데이터는 DDR 메모리가 예상하는 것보다 느리게 제공되므로, AMB에서 버스트로 쓸 수 있을 때까지 버퍼링된다. 쓰기 명령은 쓰기 데이터와 직접 연결되지 않는다. 대신, 각 AMB에는 4개의 연속적인 쓰기 데이터 프레임으로 채워지고 쓰기 명령으로 비워지는 쓰기 데이터 FIFO가 있다.
노스바운드 및 사우스바운드 링크는 프레임당 12비트의 CRC 정보를 버림으로써 한 개의 비트 라인이 비활성화된 상태에서 전체 속도로 작동할 수 있다.
FB-DIMM 채널의 대역폭은 DDR 메모리 채널의 최대 읽기 대역폭과 같고(노스바운드 채널에 대한 경합이 없으므로 이 속도를 유지할 수 있음), DDR 메모리 채널의 최대 쓰기 대역폭의 절반과 같다(프레임당 하나의 명령으로 충분하다면 종종 유지될 수 있음). 유일한 오버헤드는 32~42 프레임마다 채널 동기화 프레임이 필요하다는 것이다(응답으로 노스바운드 상태 프레임 발생) (2.5~3% 오버헤드).
3. 3. 명령 처리
FB-DIMM 채널은 메모리에서 프로세서로 데이터를 전송하는 14개의 "노스바운드" 비트 레인과, 프로세서에서 메모리로 명령 및 데이터를 전송하는 10개의 "사우스바운드" 비트 레인으로 구성된다. 각 비트는 기본 메모리 클럭 속도의 12배(DDR2-667 DRAM 칩의 경우 4000MHz)로 작동하는 차동 쌍을 통해 전송된다. 12 사이클마다 하나의 프레임이 구성되는데, 노스바운드는 168비트, 사우스바운드는 120비트이다.
하나의 노스바운드 프레임은 144개의 데이터 비트(72비트 너비의 DDR SDRAM 어레이에서 생성되는 데이터 양)와 오류 감지를 위한 24비트의 CRC를 전달한다. 사용되지 않는 프레임에는 의도적으로 유효하지 않은 CRC가 포함된다.[1]
하나의 사우스바운드 프레임은 98개의 페이로드 비트와 22개의 CRC 비트를 전달한다. 페이로드 비트 중 2개는 프레임 유형, 24비트는 명령이다. 나머지 72비트는 프레임 유형에 따라 72비트의 쓰기 데이터, 두 개의 24비트 명령, 또는 하나의 명령과 AMB 제어 레지스터에 기록할 36비트의 데이터가 될 수 있다.[1]
명령은 행 선택, 사전 충전, 새로 고침 명령 등 표준 DRAM 액세스 사이클에 해당한다. 읽기 및 쓰기 명령에는 열 주소만 포함된다. 모든 명령에는 채널에 최대 8개의 FB-DIMM 모듈을 사용할 수 있도록 3비트 FB-DIMM 주소가 포함된다.[1]
쓰기 데이터는 DDR 메모리가 예상하는 것보다 느리게 제공되므로, AMB에서 버스트로 쓸 수 있을 때까지 버퍼링된다. 쓰기 명령은 쓰기 데이터와 직접 연결되지 않는다. 대신, 각 AMB에는 4개의 연속적인 쓰기 데이터 프레임으로 채워지고 쓰기 명령으로 비워지는 쓰기 데이터 FIFO가 있다.[1]
4. 구현 사례
FB-DIMM은 240핀을 가지고 있으며 다른 DDR DIMM과 전체 길이는 같지만 슬롯 내 양쪽 끝에 홈이 있다는 점에서 다르다.
FB-DIMM 메모리의 비용은 초기에는 레지스터드 DIMM보다 훨씬 높았고, AMB 칩은 상당한 열을 발산하여 추가적인 냉각 문제를 야기했다. 이는 FB-DIMM의 수용을 어렵게 만드는 요인이었다. AMB의 지연 시간을 최소화하기 위한 많은 노력이 있었지만, 메모리 액세스 대기 시간에는 약간의 영향이 있었다.[9][10][11]
4. 1. 인텔 제온
인텔은 제온(Xeon) 5000/5100 시리즈 이상에 FB-DIMM 기술을 채택했으며, 이를 "서버를 위한 장기적인 전략 방향"으로 간주하고 있다.[6] 스컬트레일 플랫폼은 듀얼 CPU 소켓, 멀티 GPU 시스템에 FB-DIMM을 사용한다.[8]4. 2. 썬 마이크로시스템즈 울트라SPARC T2
썬 마이크로시스템즈는 니아가라 II (UltraSparc T2) 서버 프로세서에 FB-DIMM을 사용했다.[7]4. 3. 인텔 스컬트레일
인텔의 하이엔드 시스템 플랫폼인 스컬트레일은 듀얼 CPU 소켓, 멀티 GPU 시스템에 FB-DIMM을 사용한다.[8]5. 역사
AMD는 2006년 9월 FB-DIMM을 자사 로드맵에서 제외했다.[12] 그러나 같은 해 12월, K10 마이크로아키텍처 기반 마이크로프로세서가 "적절한 경우" FB-DIMM을 지원할 것이라고 발표했다.[13] AMD는 또한, 4개 모듈마다 하나의 버퍼를 사용하는 소켓 G3 메모리 익스텐더(G3MX)를 개발하여 2009년 옵테론 기반 시스템에 사용할 예정이었다.[14]
2007년 인텔 개발자 포럼에서 주요 메모리 제조업체들은 FB-DIMM을 DDR3 SDRAM으로 확장할 계획이 없다고 밝혔다. 대신 DDR3 SDRAM용 레지스터드 DIMM만 시연되었다.[15] 같은 해 인텔은 짧은 대기 시간(CL5 및 CL3)을 가진 FB-DIMM을 시연하여 대기 시간 개선을 보여주었다.[16]
엘피다 메모리는 2008년 8월 5일, 세계 최초로 16 GB 용량의 FB-DIMM을 2008년 4분기부터 대량 생산할 것이라고 발표했다.[17] 그러나 2011년 1월 기준으로 해당 제품은 출시되지 않았으며 엘피다 메모리 웹사이트에서 보도 자료가 삭제되었다.[18]
5. 1. AMD의 입장 변화
AMD는 2006년 9월 FB-DIMM을 자사의 로드맵에서 제외했다.[12] 그러나 2006년 12월, AMD는 새로운 K10 마이크로아키텍처 기반 마이크로프로세서가 "적절한 경우" FB-DIMM을 지원한다는 점을 슬라이드를 통해 공개했다.[13] 또한, AMD는 모듈마다 하나씩 버퍼를 사용하는 대신, 4개의 모듈마다 하나의 버퍼를 사용하는 소켓 G3 메모리 익스텐더(G3MX)를 개발하여 2009년에 옵테론 기반 시스템에 사용할 예정이었다.[14]5. 2. DDR3 지원 중단
2007년 인텔 개발자 포럼에서 주요 메모리 제조업체들은 FB-DIMM을 DDR3 SDRAM으로 확장할 계획이 없다고 밝혔다. 대신 DDR3 SDRAM용 레지스터드 DIMM만 시연되었다.[15]5. 3. 대기 시간 개선 노력
2007년 인텔은 짧은 대기 시간(CL5 및 CL3)을 가진 FB-DIMM을 시연하여 대기 시간 개선을 보여주었다.[16]5. 4. 엘피다 메모리의 16GB FB-DIMM
엘피다 메모리는 2008년 8월 5일, 세계 최초로 16 GB 용량의 FB-DIMM을 2008년 4분기부터 대량 생산할 것이라고 발표했다.[17] 그러나 2011년 1월 기준으로 해당 제품은 출시되지 않았으며 엘피다 메모리 웹사이트에서 보도 자료가 삭제되었다.[18]6. 장단점 및 논란
FB-DIMM은 기존 DRAM의 병렬 통신 방식 대신 직렬 통신 인터페이스를 사용하여 메모리 대역폭을 확장했지만, 몇 가지 단점과 논란이 있었다.
FB-DIMM은 AMB 칩을 통해 오류 감지 및 수정 기능을 제공하고, 비트 레인 페일오버 수정으로 안정성을 높였다. 그러나 AMB 칩으로 인해 메모리 대기 시간이 증가하고,[9][10][11] 전력 소비와 발열이 커지는 문제가 발생했다.[9][10][11] 또한 초기 비용이 레지스터드 DIMM보다 높았고,[9] 쓰기 버스가 좁아 고성능 컴퓨팅 환경에서 성능 저하가 나타났다.
6. 1. 장점
완전 버퍼 DIMM(FB-DIMM) 아키텍처는 메모리 컨트롤러와 메모리 모듈 사이에 '고급 메모리 버퍼'(AMB)를 도입하여, 기존 DRAM의 병렬 통신 버스 아키텍처와 달리 직렬 통신 인터페이스를 사용한다. 이를 통해 메모리 컨트롤러의 핀 수를 늘리지 않고도 메모리 대역폭을 확장할 수 있다.AMB는 신호를 버퍼링하고 재전송하여 신호 저하를 보상하며, 프로세서나 시스템의 메모리 컨트롤러에 추가적인 오버헤드를 부과하지 않고도 오류 감지 및 수정 기능을 제공한다. 또한 비트 레인 페일오버 수정 기능을 통해 잘못된 데이터 경로를 식별하고 제거하여 명령/주소 오류를 줄인다. 읽기와 쓰기가 버퍼링되므로 메모리 컨트롤러에서 병렬로 수행할 수 있어, 더 간단한 상호 연결과 하드웨어 독립적인 메모리 컨트롤러 칩을 사용할 수 있게 한다.
6. 2. 단점
완전 버퍼 DIMM(FB-DIMM) 아키텍처는 메모리 컨트롤러와 메모리 모듈 사이에 '고급 메모리 버퍼'(AMB)를 도입하면서 몇 가지 단점을 가진다.- 메모리 대기 시간 증가: 메모리 요청 시 AMB를 거치면서 메모리 대기 시간이 늘어난다.[9][10][11]
- 전력 소비 및 발열 증가: AMB 칩은 추가적인 전력을 소비하고 상당한 열을 발산하여 냉각 문제를 일으킨다.[9][10][11]
- 높은 비용: FB-DIMM 메모리의 초기 비용은 레지스터드 DIMM보다 훨씬 높았다.[9]
- 좁은 쓰기 버스: 현재 구현에서 FB-DIMM은 메모리 읽기 버스보다 좁은 메모리 쓰기 버스를 가지므로, 쓰기 작업이 많은 경우(예: 고성능 컴퓨팅) 속도가 느려진다.
참조
[1]
간행물
FBSim and the Fully Buffered DIMM memory system architecture
http://www.ece.umd.e[...]
University of Maryland, College Park
2007-03-13
[2]
간행물
"{{Sic|hide=y|Fully|-}}Buffered DIMM Memory Architectures: Understanding Mechanisms, Overheads and Scaling"
http://www.ece.umd.e[...]
Proc. 13th International Symposium on High Performance Computer Architecture (HPCA 2007)
2007-03-13
[3]
웹사이트
Intel 5000 series: Dual Processor Chipsets for Servers and Workstations
http://idfemea.intel[...]
Intel Corporation
2007-03-13
[4]
웹사이트
DDR2 Fully Buffered DIMM
http://www.samsung.c[...]
Samsung Electronics
2007-03-13
[5]
웹사이트
TN-47-21 FBDIMM – Channel Utilization (Bandwidth and Power)
http://download.micr[...]
Micron Technology
2007-03-13
[6]
웹사이트
Intel server platform page
http://www.intel.com[...]
[7]
간행물
Microprocessor Report: "Niagara 2 Opens the Floodgates", Harlan McGhan
http://www.sun.com/p[...]
[8]
웹사이트
Intel Skulltrail Unleashed: Core 2 Extreme QX9775 x 2 - HotHardware
http://www.hothardwa[...]
[9]
뉴스
There's magic in the Intel FB-DIMM old buffer
http://www.theinquir[...]
The Inquirer
2004-04-06
[10]
웹사이트
Apple's Mac Pro: A Discussion of Specifications
http://www.anandtech[...]
2007-03-13
[11]
웹사이트
Apple's Mac Pro - A True PowerMac Successor
http://www.anandtech[...]
2007-03-13
[12]
웹사이트
The Inquirer report
http://www.theinquir[...]
[13]
Slides
Slides AMD Analyst Day 2006, December 14, 2006
https://www.amd.com/[...]
[14]
웹사이트
AMD will double memory of Opteron processors
http://www.chiplist.[...]
2007-10-01
[15]
웹사이트
FB-DIMM is dead, RDDR3 is new king
http://www.theinquir[...]
2016-07-11
[16]
웹사이트
Intel's Skulltrail enthusiast platform running at 5.0 GHz
http://www.tgdaily.c[...]
2007-10-31
[17]
웹사이트
All Bow Down Before the Mighty 16GB FB-DIMM!
http://www.maximumpc[...]
[18]
웹사이트
"New Room 2008 {{!}} Elpida Memory, Inc."
http://www.elpida.co[...]
2011-01-29
[19]
저널
FBSim and the Fully Buffered DIMM memory system architecture
http://www.ece.umd.e[...]
University of Maryland, College Park
2007-03-13
[20]
저널
"{{Sic|hide=y|Fully|-}}Buffered DIMM Memory Architectures: Understanding Mechanisms, Overheads and Scaling"
http://www.ece.umd.e[...]
Proc. 13th International Symposium on High Performance Computer Architecture (HPCA 2007)
2007-03-13
[21]
웹인용
Intel 5000 series: Dual Processor Chipsets for Servers and Workstations
http://idfemea.intel[...]
Intel Corporation
2007-03-13
[22]
웹인용
DDR2 Fully Buffered DIMM
http://www.samsung.c[...]
Samsung Electronics
2007-03-13
[23]
웹인용
TN-47-21 FBDIMM – Channel Utilization (Bandwidth and Power)
http://download.micr[...]
Micron Technology
2007-03-13
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com