복합 프로그래머블 논리 소자
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
복합 프로그래머블 논리 소자(CPLD)는 프로그래밍 가능한 상호 연결 구조를 가진 프로그래머블 논리 소자(PLD)의 집합을 기반으로 한다. CPLD는 비휘발성 구성 메모리를 가지며, 외부 구성 ROM 없이 시스템 시작 시 즉시 작동할 수 있다. FPGA와 공통적으로 많은 수의 게이트를 사용하며, 복잡한 데이터 처리 장치를 구현할 수 있다. CPLD는 PAL과 FPGA의 특징을 공유하며, FPGA와 비교하여 온칩 비휘발성 메모리를 갖는다는 차이점이 있다. 주요 CPLD 제조사로는 알테라, 아트멜, 사이프러스 반도체, 래티스 세미컨덕터, 자이링스 등이 있다.
더 읽어볼만한 페이지
- 게이트 어레이 - FPGA
FPGA(Field-Programmable Gate Array)는 사용자가 하드웨어 설계를 변경할 수 있는 집적 회로이며, CPLD에서 파생되어 다양한 제조 기술을 사용하고 디지털 신호 처리, 통신 등 여러 분야에 활용된다. - 게이트 어레이 - 하드웨어 가속
하드웨어 가속은 성능 향상을 위해 특정 연산을 전용 하드웨어로 처리하는 기술이며, 병렬 처리를 통해 연산 속도를 높이지만 유연성이 감소하고 비용이 증가하는 특징을 갖는다. - 하드웨어 가속 - 그래픽 처리 장치
그래픽 처리 장치(GPU)는 컴퓨터 그래픽 렌더링 및 표시를 가속화하는 전용 프로세서로, 아케이드 게임기에서 시작하여 개인용 컴퓨터의 초기 그래픽 디스플레이 프로세서, 하드웨어 가속 3D 그래픽을 거쳐 인공지능 및 딥러닝 분야에서도 활용되며 다양한 형태로 컴퓨터, 게임 콘솔, 모바일 기기 등 광범위한 분야에서 사용된다. - 하드웨어 가속 - FPGA
FPGA(Field-Programmable Gate Array)는 사용자가 하드웨어 설계를 변경할 수 있는 집적 회로이며, CPLD에서 파생되어 다양한 제조 기술을 사용하고 디지털 신호 처리, 통신 등 여러 분야에 활용된다.
| 복합 프로그래머블 논리 소자 | |
|---|---|
| 개요 | |
| 유형 | 프로그래머블 논리 소자 |
| 약어 | CPLD |
| 풀이 | 복합 프로그래머블 논리 소자 |
| 구조 | |
| 구성 요소 | 여러 개의 PAL 또는 GAL과 유사한 논리 블록 프로그래머블 스위치 매트릭스 (Programmable switch matrix) |
| 특징 | 각 논리 블록은 여러 개의 매크로셀로 구성됨 핀 수가 적은 애플리케이션에 적합 |
| 특징 | |
| 장점 | 필드 프로그래머블 게이트 어레이 (FPGA)보다 전력 소비가 적음 예측 가능한 타이밍 특성 |
| 단점 | FPGA보다 로직 용량이 적음 |
| 활용 | |
| 용도 | 주소 디코딩 (Address decoding) 단순한 제어 로직 (Simple control logic) |
| 대체 기술 | 소규모 애플리케이션의 경우 GAL 또는 PAL로 대체 가능 대규모 애플리케이션의 경우 필드 프로그래머블 게이트 어레이 (FPGA)로 대체 가능 |
| 기타 | |
| 관련 용어 | 필드 프로그래머블 게이트 어레이 (FPGA) PAL GAL 매크로셀 |
2. 특징
PLA 및 PAL은 CPLD와 일부 기능을 공유한다.
CPLD는 PAL과 마찬가지로 비휘발성 구성 메모리를 사용한다. 따라서 FPGA와 달리 외부 구성 ROM이 필요하지 않으며, 시스템 시작 시 즉시 작동한다.
FPGA와 유사하게 CPLD는 많은 수의 게이트를 사용할 수 있으며, 합곱 표현식보다 유연한 로직 기능을 제공한다.
CPLD와 FPGA의 가장 큰 차이점은 CPLD에 온칩 비휘발성 메모리가 있다는 것이다. 이 덕분에 CPLD는 "부트 로더" 기능을 수행할 수 있는데, 예를 들어 비휘발성 메모리에서 FPGA의 구성 데이터를 로드하는 데 사용될 수 있다.
2. 1. PAL과의 공통점
- 비휘발성 구성 메모리. 많은 FPGA와 달리 외부 구성 ROM이 필요하지 않으며, CPLD는 시스템 시작 시 즉시 작동할 수 있다.
- 많은 레거시 CPLD 장치의 경우 라우팅은 대부분의 로직 블록이 외부 핀에 연결된 입출력 신호를 갖도록 제한하여 내부 상태 저장 및 심층 레이어 로직의 기회를 줄인다. 이는 일반적으로 더 큰 CPLD 및 최신 CPLD 제품군에서는 문제가 되지 않는다.[1]
2. 2. FPGA와의 공통점
- CPLD는 일반적으로 수천에서 수만 개의 논리 게이트에 해당하는 게이트를 가지고 있어, 적당히 복잡한 데이터 처리 장치를 구현할 수 있다는 점에서 FPGA와 공통점을 가진다. 반면 PAL은 일반적으로 최대 수백 개의 게이트에 해당하며, FPGA는 일반적으로 수만에서 수백만에 이른다.
- 합곱 표현식보다 더 유연한 로직을 위한 몇 가지 기능, 매크로 셀 간의 복잡한 피드백 경로 및 정수 산술과 같이 일반적으로 사용되는 다양한 기능을 구현하기 위한 특수 로직을 포함한다는 점도 FPGA와 유사하다.
2. 3. FPGA와의 차이점
CPLD는 PAL과 FPGA의 특징을 일부 공유한다.PAL과 공통되는 특징은 다음과 같다.
- 비휘발성 구성 메모리: FPGA와 달리 외부 구성 ROM이 필요하지 않으며, 시스템 시작 시 즉시 작동할 수 있다.[1]
많은 수의 게이트를 사용할 수 있다는 점은 FPGA와 비슷하다. CPLD는 일반적으로 수천에서 수만 개의 논리 게이트를 가지므로, 복잡한 데이터 처리가 가능하다. PAL은 최대 수백 개의 게이트, FPGA는 수만에서 수백만 개의 게이트를 가진다.[1] 또한, 합곱 표현식보다 유연한 로직 기능, 매크로 셀 간 복잡한 피드백 경로, 정수 산술 등 특수 로직을 구현할 수 있다.[1]
CPLD와 FPGA의 가장 큰 차이점은 CPLD에 온칩 비휘발성 메모리가 있다는 것이다.[1] 이 메모리 덕분에 CPLD는 "부트 로더" 기능을 수행할 수 있다. 예를 들어 CPLD는 비휘발성 메모리에서 FPGA의 구성 데이터를 로드하는 데 사용될 수 있다.[1]
3. 역사
CPLD는 PLA(Signetics에서 최초로 출시)와 PAL에서 진화한 더 작은 장치이다. 이들은 프로그래밍 기능이 없는 표준 로직 제품에 의해 선행되었는데, 여러 표준 로직 칩(또는 수백 개)을 물리적으로 함께 배선하여(일반적으로 인쇄 회로 기판이나 기판에 배선, 특히 프로토타입 제작의 경우 와이어 랩 배선 사용) 로직 기능을 구축하는 데 사용되었다.[1]
FPGA와 CPLD 장치 아키텍처의 주요 차이점은 CPLD가 프로그래밍 가능한 상호 연결 구조와 함께 PLD의 집합을 기반으로 하는 반면, FPGA는 로직 블록을 사용한다는 것이다.[1]
4. 주요 CPLD 제조사
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com