웨이퍼 레벨 패키징

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. 구조
3. 공정 순서
4. 배선 실효 인덕턴스 비교
참조

1. 개요

웨이퍼 레벨 패키징(WLCSP)은 웨이퍼 상태에서 칩을 패키징하는 기술을 의미한다. WLCSP는 재배선형과 응력 완화형의 두 가지 구조로 나뉜다. 재배선형은 웨이퍼 회로 표면에 재배선층을 형성하고 솔더 범프 등을 부착하며, 응력 완화형은 구리 범프를 추가하여 온도 변화에 의한 응력을 흡수한다. WLCSP는 전공정, 재배선층 형성, 범프 형성, 검사 및 절단 공정을 거쳐 완성된다. 배선 실효 인덕턴스가 낮아 고주파 특성이 우수하다.

더 읽어볼만한 페이지

칩 패키지 - 스루홀 기술
스루홀 기술은 인쇄회로기판의 구멍에 전자 부품을 삽입하여 납땜하는 실장 방식으로, 기계적 결합력이 높지만 생산 비용이 높아 SMT 기술로 대체되었으나, 특정 분야에서 여전히 사용되며 자동화 기술을 통해 발전을 모색하고 있다.
칩 패키지 - 표면 실장 기술
표면 실장 기술(SMT)은 전자 부품을 인쇄 회로 기판 표면에 직접 납땜하는 기술로, 소형화, 자동화, 생산성 향상 등의 장점으로 첨단 전자 기기 제조에 필수적이지만, 정교한 기술과 장비, 수리 난이도 등의 단점도 존재한다.
전자공학 제조 - 납땜
납땜은 땜납을 사용하여 금속을 접합하는 기술로, 전자제품 조립, 배관, 보석 세공 등 다양한 분야에서 활용되며, 재료의 납땜성, 땜납 종류, 가열 방식, 플럭스 사용 등 여러 요인이 성공에 영향을 미친다.
전자공학 제조 - 스루홀 기술
스루홀 기술은 인쇄회로기판의 구멍에 전자 부품을 삽입하여 납땜하는 실장 방식으로, 기계적 결합력이 높지만 생산 비용이 높아 SMT 기술로 대체되었으나, 특정 분야에서 여전히 사용되며 자동화 기술을 통해 발전을 모색하고 있다.

웨이퍼 레벨 패키징
개요
유형	반도체 패키징
설명	웨이퍼 레벨에서 수행되는 집적 회로 (IC)의 패키징 기술
특징	소형화 고성능 저비용 높은 신뢰성
세부 기술
팬인 WLP (Fan-In WLP)	칩의 활성 영역 내에 모든 연결부를 배치
팬아웃 WLP (Fan-Out WLP)	칩 면적보다 더 넓은 영역에 연결부를 재배치하여 더 많은 입출력 단자 제공
웨이퍼 레벨 칩 스케일 패키지 (WLCSP)	웨이퍼 레벨에서 직접 칩 크기로 패키징하는 기술
응용 분야
모바일 장치	스마트폰 태블릿
기타	사물 인터넷 (IoT) 장치 웨어러블 컴퓨터 자동차 전자 장치
장점
소형화	패키지 크기를 최소화하여 장치의 소형화에 기여
고성능	전기적 성능 향상 및 신호 무결성 개선
저비용	제조 공정 단순화 및 재료 절감
높은 신뢰성	향상된 열 관리 및 기계적 강도
단점
제한된 입출력 단자 수	팬인 WLP의 경우 칩 면적 내에서만 연결이 가능하므로 입출력 단자 수가 제한될 수 있음
제조 복잡성	팬아웃 WLP의 경우 재배선 공정이 필요하여 제조 공정이 복잡해질 수 있음
관련 기술
재배선층 (RDL)	팬아웃 WLP에서 칩의 연결부를 재배치하는 데 사용되는 금속 배선층
범프 (Bump)	칩과 외부 회로를 연결하는 데 사용되는 솔더 또는 금속 돌기
시장 동향
성장	모바일 장치 및 IoT 시장의 성장과 함께 WLP 시장도 지속적으로 성장할 것으로 예상
경쟁	다양한 WLP 기술 간의 경쟁 심화 및 새로운 기술 개발

2. 구조

웨이퍼 레벨 CSP는 크게 재배선형과 응력 완화형 두 가지 구조로 나뉜다. 재배선형은 웨이퍼 상태에서 패키징을 진행하는 방식이고, 응력 완화형은 재배선형의 문제점을 개선하여 신뢰성을 높인 방식이다.

2. 1. 재배선형

공정 처리(전공정)를 마친 웨이퍼의 반도체 회로 표면 단자 패드는 패시베이션 층의 개구부를 통해 개방되어 있다. 일반적인 패키지에서는 다이싱으로 베어 칩이 된 후에 본딩으로 연결되지만, 웨이퍼 레벨 CSP에서는 다이싱 전에 연결 구조가 다이 위에 구축된다. 회로 표면의 단자 패드에 알루미늄 재배선층을 형성하고, 재배선층 위의 접속부를 남기고 봉지 수지로 표면을 봉지한다. 접속부에 반구형의 솔더 범프 등을 부착한다.^[12]

2. 2. 응력 완화형

응력 완화형은 재배선형의 단점을 보완한 구조이다. 재배선형에서는 실장 후 프린트 기판과 베어 칩이 온도 변화에 따라 팽창 및 수축할 때, 둘 사이의 열팽창 계수 차이로 인해 연결 부위가 손상될 수 있다. 이러한 문제를 개선하여 신뢰성을 높인 것이 응력 완화형이다.^[12]^[13]

응력 완화형은 재배선층 접속부에 구리 범프를 도금하고, 그 위에 반구형의 솔더 범프 등을 부착한다. 부드러운 구리 층이 기판과 베어 칩 사이에 추가되어 온도 변화에 의한 응력을 흡수할 수 있다.

2. 3. 외부 단자 및 기판 연결

베어 칩의 전기적인 접속부가 되는 외부 단자는 솔더 범프 외에도 금 범프가 있으며, 프린트 기판 측은 구리 배선, 솔더, 은 페이스트, anisotropic conductive film|ACF (이방성 도전막)^영어 등을 사용한다.^[12]^[13]

3. 공정 순서

WLCSP는 웨이퍼 상태에서 다음과 같은 공정을 거친다.^[1]

# 다수의 공정 처리 (전공정)

# 재배선층 형성

# 범프 형성

# 검사

# 잘라내기

전공정 이후에는 CSP 이외의 패키지에서는 웨이퍼에서 다이를 잘라낸다.

4. 배선 실효 인덕턴스 비교

WLCSP는 실장 면적을 축소할 수 있을 뿐만 아니라 배선의 실효 인덕턴스도 줄일 수 있다는 장점이 있다. 다음 표는 QFP, BGA와 WLCSP 간의 배선 실효 인덕턴스를 비교한 것이다.

배선 실효 인덕턴스 비교 (단위: nH)
	QFP	BGA	WLCSP
와이어	2.5-3.0	2.0-3.0
와이어 이외	5.5-9.5	2.0-4.5	0.5-3.5
합계	8.0-12.5	4.0-7.5	0.5-3.5

다이의 단자 패드와 실장 측 기판의 패턴 직전까지의 사이를 와이어와 와이어 이외로 측정했다.^[14]

참조

_[1] 웹사이트 Wafer-level packaging of ICs for mobile systems of the future http://semimd.com/bl[...] Semiconductor Manufacturing & Design Community 2014-05-05
_[2] 뉴스 Apple Wants a Slimmer iPhone 7 and Will Reportedly Use Fan-Out Packaging Technology http://www.techtimes[...] Tech Times 2016-04-01
_[3] 뉴스 Report details new tech Apple is using to make the iPhone 7 thinner and lighter http://bgr.com/2016/[...] BGR 2016-03-31
_[4] 뉴스 Fan-Out Packaging Gains Steam http://semiengineeri[...] Semiconductor Engineering 2015-11-23
_[5] 웹사이트 Wafer Level Chip Scale Package (WLCSP) https://www.nxp.com/[...] 2023-11-19
_[6] 웹사이트 Improving Redistribution Layers for Fan-out Packages and SiPs https://semiengineer[...] 2022-09-15
_[7] 웹사이트 Stats ChipPAC - Wafer Level CSP (WLCSP) - a FIWLP Technology http://www.statschip[...]
_[8] 웹사이트 WLCSP Overview, Market and Applications https://anysilicon.c[...] 2018-11-11
_[9] 웹사이트 Fan-Out Wars Begin https://semiengineer[...] 2018-02-05
_[10] 뉴스 Raspberry Pi 2 power crashes when exposed to xenon flash https://www.zdnet.co[...] ZDNet 2015-02-09
_[11] 뉴스 Apple採用で業界騒然、FOWLP本格量産へ https://xtech.nikkei[...] 2016-02-19
_[12] 서적 半導体LSIのできるまで日刊工業新聞社 2001-12-05
_[13] 간행물 三洋のウエハー・レベルCSP 製法の一新でより安く早く 2009-04-06
_[14] 서적 システムLSIのできるまで日刊工業新聞社 2002-12-10
_[15] 웹사이트 Wafer-level packaging of ICs for mobile systems of the future http://semimd.com/bl[...] Semiconductor Manufacturing & Design Community 2014-05-05
_[16] 뉴스 Apple Wants a Slimmer iPhone 7 and Will Reportedly Use Fan-Out Packaging Technology http://www.techtimes[...] Tech Times 2016-04-01
_[17] 뉴스 Report details new tech Apple is using to make the iPhone 7 thinner and lighter http://bgr.com/2016/[...] BGR 2016-03-31
_[18] 뉴스 Fan-Out Packaging Gains Steam http://semiengineeri[...] Semiconductor Engineering 2015-11-23
_[19] 웹사이트 Wafer Level Chip Scale Package (WLCSP) https://www.nxp.com/[...] 2023-11-19
_[20] 웹사이트 Stats ChipPAC - Wafer Level CSP (WLCSP) - a FIWLP Technology http://www.statschip[...]
_[21] 웹사이트 WLCSP Overview, Market and Applications https://anysilicon.c[...] 2018-11-11
_[22] 웹사이트 Fan-Out Wars Begin https://semiengineer[...] 2018-02-05
_[23] 뉴스 Raspberry Pi 2 power crashes when exposed to xenon flash https://www.zdnet.co[...] ZDNet 2015-02-09

본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com