리코 5A22
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
리코 5A22는 WDC 65C816 코어에 기반한 칩으로, 슈퍼 패미컴에 사용되었다. 직렬 및 병렬 통신을 동시에 처리하는 컨트롤러 포트 인터페이스, 8비트 입출력 포트, NMI 및 IRQ 인터럽트 신호 출력 회로, 두 가지 DMA 모드, 곱셈 및 나눗셈 레지스터, 24비트 및 8비트 어드레스 버스를 갖춘 8비트 데이터 버스 등의 기능을 제공한다. 가변 속도 시스템 버스를 사용하며, 메모리 접근 방식에 따라 2.68MHz에서 3.58MHz 사이의 속도로 작동하며, 약 1.5 MIPS의 성능을 가진다.
더 읽어볼만한 페이지
- 리코 - 리코 2A03
리코 2A03은 닌텐도 패밀리 컴퓨터에 사용된 MOS Technology 6502 코어 기반의 CPU로, 2진화 십진법 모드를 비활성화하고 5개의 채널로 소리를 생성하는 프로그래밍 가능 사운드 발생기를 내장한다. - 닌텐도 칩 - 리코 2A03
리코 2A03은 닌텐도 패밀리 컴퓨터에 사용된 MOS Technology 6502 코어 기반의 CPU로, 2진화 십진법 모드를 비활성화하고 5개의 채널로 소리를 생성하는 프로그래밍 가능 사운드 발생기를 내장한다. - 65xx 마이크로프로세서 - WDC 65C02
WDC 65C02는 6502의 저전력 CMOS 버전으로, 버그 수정, 명령어 추가, 성능 개선이 이루어진 8비트 마이크로프로세서이다. - 65xx 마이크로프로세서 - MOS 6502
MOS 6502는 1975년 MOS Technology에서 출시된 8비트 마이크로프로세서로, 저렴한 가격과 간결한 설계를 특징으로 하며, 초기 가정용 컴퓨터와 게임기에 널리 사용되었다.
리코 5A22 | |
---|---|
기본 정보 | |
![]() | |
설계 회사 | 리코 |
제조사 | 리코 |
기술 사양 | |
생산 시작 | 알 수 없음 |
생산 종료 | 알 수 없음 |
클럭 속도 (최저) | 1.79 MHz |
클럭 속도 (최고) | 3.58 MHz |
데이터 폭 | 8비트 |
주소 폭 | 24비트 |
최소 공정 | 6 μm |
아키텍처 및 디자인 | |
아키텍처 | MOS 6502 |
코어 수 | 1 |
패키징 | |
패키지 형태 | 스루홀 DIP |
기타 | |
이전 모델 | 알 수 없음 |
후속 모델 | 알 수 없음 |
2. 주요 기능
65C816 코어를 기반으로 하며, 다음과 같은 기능이 추가되었다.
- 컨트롤러 포트 인터페이스, 입출력 포트
- 인터럽트 발생 회로: V-blank 발생 시 NMI 인터럽트 신호 출력, 스크린 위치 연산 발생 시 IRQ 인터럽트 신호 출력
- DMA 기능: 2가지 DMA 모드 지원
- 연산 레지스터: 곱셈 및 나눗셈 연산 레지스터
- 버스 시스템: 8비트 데이터 버스와 2가지 어드레스 버스 (24비트 Bus A, 8비트 Bus B)
2. 1. 컨트롤러 포트 인터페이스
시리얼과 패러랠을 동시에 접근할 수 있는 컨트롤러 포트 인터페이스를 제공하며, 컨트롤러 데이터에 대한 직렬 통신 접근을 지원한다.[1]2. 2. 입출력 포트
8비트 패러랠 입출력 포트를 제공한다. 슈퍼 패미컴에서는 대부분 사용되지 않는다.2. 3. 인터럽트 발생 회로
65C816 코어에는 다음과 같은 기능이 추가되었다.5A22는 다음과 같은 지원 하드웨어를 포함한다.
- V-블랭크에서 비마스크 인터럽트를 생성하는 회로[2]
- 계산된 화면 위치에서 인터럽트를 생성하는 회로[2]
2. 4. DMA 기능
리코 5A22는 2가지 DMA 모드를 지원한다.- 일반 DMA 모드는 블록(64KB) 단위로 데이터를 전송하며, 전송율은 2.68MB/초이다.
- H-blank DMA (HDMA)는 각각의 비디오 스캔라인이 끝날 때 (활성 디스플레이 기간 외) 1-4바이트의 데이터를 전송한다.
2. 5. 연산 레지스터
65C816 코어에는 곱셈과 나눗셈 연산을 위한 레지스터가 포함되어 있다.[1]2. 6. 버스 시스템
8비트 데이터 버스는 2가지 어드레스 버스로 컨트롤된다.3. 성능
리코 5A22는 가변 속도 시스템 버스를 사용하며, 메모리 영역과 명령어 사이클 등에 따라 21.47MHz 클럭 입력을 6, 8, 12로 나누어 동작한다.[2]
액세스가 없거나 Bus B와 대부분의 내장 레지스터를 액세스할 때에는 3.58MHz(1/6)로 작동하며, Bus A로 액세스할 때에는 2.68MHz(1/8)이나 3.58MHz로, 컨트롤러 포트로 시리얼 액세스 레지스터 사용 시 1.79MHz(1/12)로 작동한다.[2] 대략 1.5 MIPS(초당 백만 명령어)의 성능을 가지며, 초당 179만 개의 16비트 연산을 처리할 수 있는 이론적인 최대 성능을 보유하고 있다.[1]
참조
[1]
웹사이트
Anomie's SNES Memory Mapping Doc
http://www.romhackin[...]
2022-04-24
[2]
웹인용
Anomie's SNES Memory Mapping Doc
http://www.romhackin[...]
2022-04-24
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com