100기가비트 이더넷
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
100기가비트 이더넷(100GbE)은 2010년 IEEE 802.3ba 표준 승인을 시작으로 표준화된 기술로, 10기가비트 이더넷의 부호화 방식을 기반으로 다양한 물리 계층 구현 방식을 통해 40GbE와 100GbE를 지원한다. 25GbE 기반의 부호화 방식과 100GbE 기반의 부호화 방식을 거쳐 현재는 100GbE를 1레인에서 구현하는 기술까지 발전했다. 다양한 물리 계층 매체와 칩 간 인터페이스를 지원하며, 광섬유 케이블, 다이렉트 어태치 케이블, 백플레인 이더넷, 트위스트 페어 케이블 등 다양한 환경에서 사용된다. 여러 기업에서 100GbE 관련 제품과 서비스를 상용화했으며, 경제적인 요인에 의해 채택이 증가하고 있다.
2006년 7월 18일, IEEE 802.3 전체 회의에서 고속 이더넷에 대한 새로운 표준을 조사하기 위한 고속 연구 그룹(HSSG)이 요청되었으며[5], 9월에 첫 회의가 열렸다[6]。2007년 6월에는 업계 단체 "Road to 100G Alliance"[7]가 결성되어 IEEE 및 ITU-T와 협력하여 기술 제안을 했다[134]。
넷로직 마이크로시스템즈는 2010년 10월에 백플레인 모듈을 발표했다.[23] 2009년에는 멜라녹스(Mellanox)[24]와 리플렉스 포토닉스(Reflex Photonics)[25]가 CFP 협정에 기반한 모듈을 발표했다. 피니사,[26] 스미토모 전기 공업[27] 및 OpNext[28]는 모두 2009년 유럽 광 통신 전시회에서 C 폼 팩터 플러거블(CFP) 협정을 기반으로 하는 단일 모드 40 또는 100 Gbit/s 이더넷 모듈을 시연했다. 100 GBE용 최초의 레이저는 2008년에 시연되었다.[29]
2. 역사
최초의 표준화 작업에서는 40Gbps와 100Gbps의 두 가지 다른 통신 속도를 검토했으며, 2007년 12월 5일에 프로젝트가 설치되었고, 2008년 1월에 활동이 시작되었다[9]。복수의 통신 속도를 단일 규격 내에서 제정하는 것은 LAN 용도의 40Gbps 요구와 WAN 용도의 100Gbps 요구를 함께 충족시키기 위해서였다[136]。이 프로젝트를 시작으로 이후 40GbE, 100GbE 규격이 잇따라 승인되었다.
2014년 7월, 업계 단체 "25G Ethernet Consortium"(현 Ethernet Technology Consortium)[137]이 아리스타 네트웍스, 브로드컴, 구글, 마이크로소프트의 5개 사에 의해 결성되어, 2015년 9월에 25G/50G 이더넷의 사양 초안을 공개하고, 이를 바탕으로 한 제품화 및 IEEE로의 표준화 촉진이 이루어졌다[138]。
이후 규격 제정에서는 802.3bj의 PHY 동작을 활용하는 25Gbps 통신 기반의 접근 방식을 거쳐, 1 레인에서 100Gbps 동작하는 PHY 사양을 전제로 하는 방향으로 발전했다.3. 물리 계층 구현
IEEE 802.3ba를 사용한 광섬유 구현은 다양한 40 및 100 Gbit/s 회선 속도 전송 시스템과 호환되지 않았는데, 그 이유는 IEEE 802.3ba 인터페이스 유형에서 보듯이 서로 다른 광 계층 및 변조 형식을 사용했기 때문이다. 특히, 4개의 10 Gbit/s 신호를 하나의 광 매체로 묶기 위해 고밀도 파장 분할 다중화를 사용한 기존의 40 Gbit/s 전송 솔루션은 1310 nm 파장 영역에서 4개의 25 Gbit/s 또는 10개의 10 Gbit/s 채널을 사용하는 저밀도 파장 분할 다중화 또는 방향당 4개 또는 10개의 광섬유를 사용하는 병렬 광학 방식을 사용한 IEEE 802.3ba 표준과 호환되지 않았다.
멜라녹스 테크놀로지스(Mellanox Technologies)는 2014년 11월에 ConnectX-4 100GbE 단일 및 이중 포트 어댑터를 출시했다.[48] 같은 기간에 멜라녹스는 100GbE 구리 및 광섬유 케이블의 출시를 발표했다.[49] 2015년 6월에 멜라녹스는 Spectrum 10, 25, 40, 50 및 100GbE 스위치 모델을 출시했다.[50]
아이티아 인터내셔널은 2013년 2월에 C-GEP FPGA 기반 스위칭 플랫폼을 출시했다.[51] 아이티아는 또한 FPGA 개발자와 학술 연구자를 위해 100G/40G 이더넷 PCS/PMA+MAC IP 코어를 생산한다.[52]
Arista Networks는 2013년 4월에 7500E 스위치(최대 96개의 100GbE 포트 지원)를 출시했다.[53] 2014년 7월, Arista는 7280E 스위치(100G 업링크 포트를 갖춘 세계 최초의 톱 오브 랙 스위치)를 출시했다.[54]
익스트림 네트웍스는 2012년 11월 BlackDiamond X8 코어 스위치를 위한 4포트 100GbE 모듈을 출시했다.[55]
100기가비트 이더넷의 물리 계층은 다양한 방식으로 구현될 수 있으며, 주요 부호화 방식과 트랜시버에 대한 내용은 하위 섹션에서 자세히 설명한다.
; 10.3125 Gbaud, NRZ(PAM2) 및 64b66b, 각 방향당 10개 레인
: 초창기에 사용된 코딩 방식 중 하나로, 단일 레인 10GE와 쿼드 레인 40G에서 사용되는 코딩 방식을 10개 레인으로 확장한 것이다. 낮은 심볼 속도로 인해 많은 케이블을 사용하는 대가로 비교적 긴 거리를 달성할 수 있다. 하드웨어가 포트 분할을 지원하는 경우 10×10GE로의 브레이크아웃이 가능하다.
; 25.78125 Gbaud, NRZ(PAM2) 및 64b66b, 각 방향당 4개 레인
: 위 방식의 속도 향상된 변형으로, 10GE/40GE 신호를 2.5배 속도로 직접 대응한다. 높은 심볼 속도는 링크가 오류에 더 취약하게 만든다. 장치와 트랜시버가 이중 속도 작동을 지원하는 경우 100G 포트를 40G 또는 4×10G로 다운스피드하도록 재구성할 수 있다. 이를 위한 자동 협상 프로토콜은 없으므로 수동 구성이 필요하다. 마찬가지로 하드웨어에 구현된 경우 포트를 4×25G로 분할할 수 있다. 이는 CWDM4에도 적용할 수 있으며, CWDM 디멀티플렉서와 CWDM 25G 광학 장치를 적절하게 사용하는 경우에 해당한다.
; 25.78125 Gbaud, NRZ(PAM2) 및 RS-FEC(528,514), 각 방향당 4개 레인
: 이러한 심볼 속도에서 오류에 대한 더 높은 민감도를 해결하기 위해 리드-솔로몬 오류 정정의 적용이 IEEE 802.3bj / 조항 91에 정의되었다. 이는 64b66b 인코딩을 RS-FEC 적용이 뒤따르는 256b257b 인코딩으로 대체하며, 이는 64b66b와 정확히 동일한 오버헤드를 결합한다. 광 트랜시버 또는 케이블에 이 방식과 64b66b 간의 차이점은 없다. 일부 인터페이스 유형(예: CWDM4)은 "FEC 유무"로 정의된다.
; 26.5625 Gbaud, PAM4 및 RS-FEC(544,514), 각 방향당 2개 레인
: 각 심볼이 2비트를 전달하도록 4개의 개별 아날로그 레벨을 갖는 펄스 진폭 변조를 사용하여 레인당 대역폭을 더욱 두 배로 늘려 레인 수를 절반으로 줄인다. 오류 마진을 유지하기 위해 FEC 오버헤드는 2.7%에서 5.8%로 두 배로 증가했으며, 이는 심볼 속도의 약간의 증가를 설명한다.
; 53.125 Gbaud, PAM4 및 RS-FEC(544,514), 각 방향당 1개 레인
: 실리콘 한계를 더욱 밀어붙인 이 방식은 이전 방식의 두 배 속도 변형으로, 1개의 중간 레인을 통해 완전한 100GE 작동을 제공한다.
; 30.14475 Gbaud, DP-DQPSK 및 SD-FEC, 각 방향당 1개 레인
: OTN4 개발을 반영하여 DP-DQPSK(이중 편광 차동 직교 위상 편이 변조)는 편광을 사용하여 DP-QPSK 성좌의 한 축을 전달한다. 또한 새로운 소프트 결정 FEC 알고리즘은 아날로그 신호 레벨에 대한 추가 정보를 오류 정정 절차의 입력으로 사용한다.
; 13.59375 Gbaud, PAM4, KP4 특정 코딩 및 RS-FEC(544,514), 각 방향당 4개 레인
: 26.5625 Gbaud, RS-FEC의 절반 속도 변형으로, 31320/31280 단계로 레인 번호를 신호로 인코딩하고 추가로 92/90 프레이밍한다.
3. 1. 부호화
100기가비트 이더넷에서는 PCS 부계층의 부호화 방식으로 몇 가지 방법이 제안되었다. 그 대부분은 10G, 25G, 50G 등 낮은 데이터 레이트의 통신로(레인)를 병렬로 묶어 100Gbps를 실현한다. 레인 성능 향상에 따라 부호화 방식은 세대로 구분된다.
2023년 현재까지 IEEE 802.3에서 표준화된 100기가비트 이더넷 관련 규격은 매체별로 개략적으로 설명되어 있다.
3. 1. 1. 제1세대: 10GbE 기반
10Gbps 기반 부호화 방식이다. 초기 모델로, 단일 레인 10GbE에서 사용되는 부호화 방식을 사용하여 이를 4·10 레인으로 병렬 전송하여 40/100GbE를 구현한다. 100GBASE-SR10, 40GBASE-SR4 등에서 채택되었다. 심볼 속도가 작기 때문에 오류의 영향을 받기 어렵고 비교적 장거리 전송이 가능하지만, 묶은 수만큼의 케이블이 필요하기 때문에 비용이 많이 든다. 40GBASE-LR4/ER4 등의 장거리 통신에서는 4파장의 WDM을, 100GBASE-CR10 등의 동선 접속에서는 FEC를 병용하고 있다. 이 부호화 방식은 IEEE 802.3에 의해 단계적으로 폐지될 예정이다.
3. 1. 2. 제2세대: 25GbE 기반
25Gbps 기반 부호화 방식이다. 10Gbps 기반 부호화 방식을 2.5배속으로 한 신호를 송수신 4 레인으로 묶어 100GbE를 구현한다. 100GBASE-LR4/ER4에서 WDM과 함께 사용된다. 일부 구현에서는 FEC를 병용하는 경우가 있다.
3. 1. 3. 제2세대 (개정): 25GbE 기반 + FEC
25Gbps 기반 부호화 방식이다. 이 심볼 속도에서는 멀티 모드 광섬유에서 오류가 크게 발생하므로, 오류 수정을 적용하였다. 100GBASE-SR4에서 채택되었다. 여기에서는 비트 변환 방식도 256b/257b로 변경되었으며, 그 후 RS-FEC (528,514) 적용이 이어진다. 이로 인해 RS-FEC의 오버헤드를 포함해도 64b/66b와 완전히 동일한 데이터 레이트가 된다. 일부 구현에서는 조건에 따라 FEC 없이 채택하는 경우가 있다.
3. 1. 4. 제3세대: 50GbE 기반
50Gbps 기반 부호화 방식이다. 송수신 2레인을 묶어 100GbE를 구현한다. 100GBASE-SR2에서 채택되었다. 4개의 전압 레벨을 사용하는 PAM4 방식을 채택하여 1심볼에 2비트를 전송함으로써 레인당 데이터 레이트를 2배로 늘렸다. 부호 오류율을 유지하기 위해 FEC 오버헤드도 2배(2.7%→5.8%)로 늘렸고, 이로 인해 심볼 속도가 약간 커졌다.
3. 1. 5. 제4세대: 100GbE 기반
반도체 기술 발전으로 배속 동작이 가능해져 1레인에서 100GbE 동작을 구현하였다. 53.125 G baud × PAM4 (2bit/baud) × 256b/257b × RS-FEC (544,514) 방식을 사용한다. 100GBASE-DR 등에서 채택되었으며, 더 빠른 통신 규격인 200GbE/400GbE/800GbE에도 채택되었다.
3. 2. 트랜시버
100기가비트 이더넷을 지원하는 다양한 물리 계층 매체에서, PMA/PMD 부계층의 기능 일부는 일반적으로 삽입 및 제거 가능한 모듈로 구현된다. 대표적인 모듈은 다음과 같다. 이러한 모듈에는 공식적인 표준은 없지만, MSA를 준수한다.[139][140][141]
| 이름 | 크기 [mm] | 속도 | MSA | 전기 인터페이스 | 개요 |
|---|---|---|---|---|---|
| CFP | 144.8 × 82 × 13.6 | 100 Gbps | CFP MSA | CAUI-10 | 10 Gbps × 10레인과 연결 |
| 40 Gbps | CFP MSA | XLAUI | 10 Gbps × 4레인과 연결 | ||
| CFP2 | 107.5 × 41.5 × 12.4 | 100 Gbps | CFP MSA | CAUI-10, CAUI-4 | 10 Gbps × 10레인 및 25 Gbps × 4레인 중 하나와 연결 |
| CFP4 | 92 × 21.5 × 9.5 | 100 Gbps | CFP MSA | CAUI-4 | 25 Gbps × 4레인과 연결 |
| CXP | 62 × 24.05 × 16.21 | 100 Gbps | SFF-8642 | CPPI | 10 Gbps × 10레인과 연결 |
| CPAK | 101.2 × 34.8 × 11.6 | 100 Gbps | (Cisco 독자 규격) | CAUI-10 | 10 Gbps × 10레인과 연결 |
| CAUI-4 | 25 Gbps × 4레인과 연결 | ||||
| QSFP28 | 58.26 × 18.35 × 8.5 | 100 Gbps | SFF-8665 | CAUI-4 | 28 Gbps × 4레인과 연결 |
| QSFP+ | 40 Gbps | SFF-8635 | XLPPI | 10 Gbps × 4레인과 연결 | |
| SFP28 | 56.5 × 13.7 × 8.5 | 25 Gbps | SFF-8402 | 25GAUI | 28 Gbps와 연결 |
| SFP56 | 50 Gbps | SFF-8402 | 50GAUI-1 | 56 Gbps (PAM4 × 28 Gbaud)와 연결 | |
| SFP-DD | 100 Gbps | SFP-DD MSA | 100GAUI-2 | 56 Gbps × 2레인과 연결 |
많은 구현에서 이들을 교체하여 여러 물리 계층 매체를 지원할 수 있다. 또한, 모듈 간의 케이블 연결 조합을 통해 레인 연결된 100GbE와 여러 10GbE 또는 25GbE를 상호 연결(브레이크아웃)할 수 있는 것도 있다.
4. 규격 일람
2023년 현재 IEEE 802.3에서 표준화된 100기가비트 이더넷 관련 규격은 다음과 같다.
4. 1. 광섬유 케이블
100기가비트 이더넷은 광섬유 케이블을 사용하여 단거리에는 멀티모드 광섬유(OM3, OM4)를, 장거리에는 단일모드 광섬유(OS1, OS2)를 주로 사용한다.[122] 규격 명칭은 거리가 길어질수록 -VR, -SR, -DR, -FR, -LR, -ER, -ZR 순으로 표현하며, 레인을 묶는 경우 뒤에 레인 수(10, 4, 2, 1)를 추가한다.
장거리 인터페이스는 모든 광학 레인이 WDM으로 다중화된 듀플렉스 LC 커넥터를 사용한다.[1]
4. 1. 1. 40GbE 광섬유 케이블 규격
(항목)거리
(Clause82/86)
OM4: 150 m
with MPO-8
QSFP+
(Clause82/87)
QSFP+
± 6.5nm
(4파장 WDM)
(Clause82/87)
(Clause82/89)