슈퍼H
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
슈퍼H(SuperH)는 1990년대 초 히타치 제작소에서 개발된 32비트 RISC 마이크로프로세서 아키텍처이다. SH-1, SH-2, SH-3, SH-4, SH-5 등 여러 모델이 있으며, 세가 새턴, 드림캐스트 등의 게임기와 휴대폰, 차량용 기기 등 다양한 분야에 사용되었다. 2000년대 초반 ARM 아키텍처의 부상으로 시장 점유율을 잃었고, 르네사스 일렉트로닉스에 인수된 후 SH 프로세서 개발은 종료되었다. 현재는 SH-2A를 기반으로 한 마이크로컨트롤러가 판매되고 있다. 또한, SH-2 ISA를 기반으로 한 오픈 소스 구현인 J-Core가 개발되었다.
더 읽어볼만한 페이지
- 오픈 소스 하드웨어 - 픽스호크
픽스호크는 NuttX 운영체제를 기반으로 무인항공기의 원격 조정 및 자율 주행을 지원하는 소프트웨어 플랫폼으로, 32비트 ARM 아키텍처의 STM32 MCU를 사용하며 리눅스 재단의 드론코드 프로젝트에 채택되었고, 다양한 비행 모드와 오픈 소스 지상관제 프로그램 및 원격조정 어플리케이션을 제공한다. - 오픈 소스 하드웨어 - 오픈 아키텍처
오픈 아키텍처는 제품 사양을 공개하여 사용자가 시스템을 확장하고 변경하기 용이하도록 설계된 구조로, 이식성과 상호 운용성을 특징으로 하며 네트워크, 컴퓨터, 운영 체제 등 다양한 분야에서 활용되고 최근에는 오픈 소스 라이선스를 통해 개방성을 높이는 추세이다. - 32비트 마이크로프로세서 - 인텔 80386
인텔 80386은 1985년 출시된 x86 아키텍처의 32비트 마이크로프로세서로, 온칩 메모리 관리 장치, 3단계 파이프라인, 세 가지 동작 모드를 제공하며, 개인용 컴퓨터와 임베디드 시스템에 널리 사용되었지만 현재는 생산 및 지원이 중단되었고, 32비트 명령어 집합은 현대 x86 아키텍처의 기반이 되었다. - 32비트 마이크로프로세서 - 애플 A6
애플 A6는 애플이 설계한 ARMv7 기반 듀얼 코어 CPU 스위프트를 탑재한 시스템 온 칩으로, 아이폰 5와 5c에 적용되어 향상된 CPU 및 GPU 성능과 이미지 처리 능력을 제공한다. - 임베디드 마이크로프로세서 - ARM 아키텍처
ARM 아키텍처는 저전력 설계로 모바일 기기에서 널리 쓰이는 RISC 기반 프로세서 아키텍처로서, IP 코어 라이선스 모델과 ARM Flexible Access를 통해 다양한 분야로 확장되고 있다. - 임베디드 마이크로프로세서 - 삼성 엑시노스
삼성 엑시노스는 삼성전자 시스템LSI 사업부에서 설계 및 생산하는 모바일 AP로, 갤럭시 S에 처음 탑재된 이후 다양한 기기에 사용되었으며, ARM 코어와 자체 개발 코어를 거쳐 AMD와 협력하여 RDNA 아키텍처 기반 GPU를 탑재한 제품을 출시하고 있다.
| 슈퍼H | |
|---|---|
| 기본 정보 | |
| 설계자 | 히타치 |
| 출시 | 1992년 |
| 명령어 집합 | RISC |
| 비트 수 | 32비트 (32 → 64) |
| 인코딩 | SH-2: 16비트 명령어 |
| 인코딩 (SH-2A 및 최신 버전) | 혼합 16비트 및 32비트 명령어 |
| 엔디언 | 양방향 |
| 개방형 | 예, 로열티 없음 |
| 페이지 크기 | 알 수 없음 |
| 분기 | 알 수 없음 |
| 레지스터 | 알 수 없음 |
| 기타 | |
| 관련 링크 | J-core 오픈 프로세서 |
2. 역사
슈퍼H(SuperH)는 1990년대 히타치 제작소가 개발한 마이크로프로세서로, 개발 초기부터 소비 전력당 성능 향상을 목표로 했다.
1990년대에는 SH-1, SH-2, SH-3, SH-4의 4가지 아키텍처가 발표되어 가전, AV 기기, 산업 기기, 게임기, 휴대 정보 단말(PDA) 등 다양한 분야에 사용되었다. 특히, SH-2는 세가 새턴에, SH-4는 드림캐스트에 탑재되어 게임기 시장에서 큰 성공을 거두었다. SH-3는 카시오페아에 탑재되어 Windows CE를 구동하는 데 사용되었다. 그러나 2000년대에 들어 ARM 아키텍처에 밀려 시장 점유율을 잃었다. 64비트 버전인 SH-5 아키텍처도 개발되었지만, 고객 확보에 실패하여 제품으로 출시되지 못했다.
2000년대에는 임베디드용 마이크로 컨트롤러(MCU)로 전향하여, 휴대 전화용 애플리케이션 프로세서인 "SH-Mobile"과 차량 정보 기기용 SoC인 "SH-Navi"로 성공을 거두었다. SH-Mobile은 2.5G 휴대 전화 시장에서 높은 점유율을 차지했고, SH-Navi는 카 내비게이션 시장에서 높은 점유율을 기록했다. 2003년 르네사스는 SH 패밀리를 자동차, 민생 기기, 산업용 기기 제어용 "SH++"와 휴대 기기 및 정보 기기 데이터 처리용 "SH-X"로 통합한다고 발표했다.[25] 2004년에는 SH-4 기반의 고성능 SH-X (SH-4A)와 SH-2 기반의 SH-2A를 발표했다.[26][27] 같은 해, 르네사스는 3G 휴대 전화 시장 공략을 위해 "SH-Mobile3"를 발표하고, NTT 도코모와 공동 개발을 통해 베이스밴드 칩과 애플리케이션 프로세서를 통합한 "SH-Mobile G" 시리즈를 출시했다. 2005년부터는 SH-4 기반의 카 내비게이션용 SoC인 SH-Navi가 큰 성공을 거두어, 2010년에는 국내 시장 점유율 97%를 달성했다.[28]
2000년대 중반, 멀티 코어 프로세서의 등장으로 르네사스는 2006년에 SH-4A 기반의 멀티 코어 프로세서 "SH4A-MULTI"를 발표했다. 2008년에는 듀얼 코어 SH "SH7786"을 출시했고, 2009년에는 카 내비게이션용 프로세서 "SH-Navi3"를 발표했다. 2010년, 르네사스, 히타치, 와세다대, 도쿄공업대는 SH-4A를 8개 탑재한 헤테로지니어스 멀티 코어 LSI를 발표했다.[29]
그러나 2008년 리먼 쇼크 이후 경영 악화로 2010년 NEC 일렉트로닉스와 통합되어 "르네사스 일렉트로닉스"가 되었다. 이후 SH 프로세서 개발은 종료되었고, 차량 탑재 마이크로컴퓨터는 V850과 통합된 "RH850"으로 대체되었다. 2011년, 스마트폰 시장 성장으로 폴더폰용 SH-Mobile은 단종되었고, SH-Navi는 ARM 코어 기반의 "R-Car"로 대체되었다. 같은 해, 동일본 대지진으로 르네사스 나카 공장이 피해를 입어 SH 마이크로컴퓨터 출하가 중단되기도 했다.
현재 르네사스는 "장기 제품 공급 프로그램"을 통해[18] 고객이 계속 사용하는 한 SH 마이컴을 생산할 것을 약속하고 있다.
2. 1. 개발 배경
1990년대 후반 유비쿼터스 컴퓨팅 사회의 보급을 목표로, 슈퍼H(SuperH)는 개발 초기부터 소비 전력당 성능 (MIPS/W) 향상을 추구했다.1990년대에는 SH-1, SH-2, SH-3, SH-4의 4가지 아키텍처가 발표되었으며, 고성능·고기능 32비트 임베디드용 마이크로프로세서 (MPU)로 발전했다. 가전, AV 기기, 산업 기기, 게임기, 휴대 정보 단말 (PDA) 등 매우 광범위하게 채용되었지만, 2000년대에 들어서면서 ARM에 시장을 빼앗겨 점유율을 잃었다. 64비트판 SH 프로세서인 SH-5 아키텍처의 개발도 2000년까지 완료되었지만, 고객 확보에 실패하여 제품을 출시하지 못하고 종료되었다.
히타치 제작소는 1976년부터 미국 모토로라와 제휴하여 MC6800의 라이선스를 받아 마이크로컴퓨터를 제조했지만, 1980년대에 들어서면서 관계가 악화되었다. 1986년에는 히타치의 "ZTAT" 마이크로컴퓨터에 대해 라이선스 중단을 통보받았다. 그 때문에 히타치는 독자적인 "H8" 및 "H16" 아키텍처를 개발했지만, 모토로라가 특허 침해를 제기하여 1989년부터 소송전이 시작되어 앞날이 불투명해졌다. 1990년에 소송이 종결되어 H8은 계속 개발할 수 있었지만, H16은 중단되었기 때문에, 새로운 16/32비트 CPU의 개발이 시급했다. TRONCHIP "H32"의 개발도 이루어졌지만, TRON 프로젝트는 1990년 시점에서 이미 실패가 확실했다. 이에 히타치 제작소 반도체 사업부 마이크로컴퓨터 설계부 부장인 기하라 토시마사는 새로운 아키텍처 "SH"의 개발을 카와사키 슌페이에게 명했다. "SH"는 공식적으로 "SuperH"의 약자이지만, 카와사키에 따르면 사실 "슌페이"의 약자라고 한다.
SuperH CPU의 개발은 1990년 여름 무렵부터 진행되어, 1992년에 SH 시리즈의 첫 번째 제품인 SH-1 (SH-7034:HD6417034)이 발표되었다. 개발 단계부터 메이커에게 호평을 받아 각사의 제품에 채용되어, 내장 용도의 32비트 RISC 마이크로컴퓨터로서 선두를 달렸다. 1994년에 발표된 SH-2는 세가 새턴에 탑재되는 것을 전제로 세가 엔터프라이즈와 공동 개발되어, 게임용으로 1000만 개 단위로 양산된 결과, 1996년에는 내장형 RISC CPU로서 세계 2위의 출하량을 자랑했다. 1996년에 발표된 SH-3는 카시오페아에 탑재되는 것을 전제로 카시오 계산기와 공동 개발되어, Windows CE를 구동시키기 위해 MMU가 탑재되었다. 1998년에 발표된 SH-4는 드림캐스트에 탑재되는 것을 전제로, 슈퍼스칼라 방식을 채용하는 것에 더하여 3DCG를 표시하기 위한 벡터 연산기가 탑재되었다.
1998년부터 히타치는 SH-4의 차세대 아키텍처로서 64비트 버전의 SH 프로세서인 SH-5 아키텍처를 ST마이크로일렉트로닉스와 공동 개발했으며, 2000년 12월까지 SH-5의 샘플 출하를 할 예정이었다[19]。 그러나 2000년대에 들어서면서 내장 CPU 시장은 ARM 아키텍처가 압도하게 되었고, SH-5는 고객 확보에 실패했다[20]。 Windows CE 기반의 PDA가 Pocket PC 2002부터 ARM 아키텍처로 일원화된 것과, 세가가 가정용 게임기 하드웨어 개발에서 철수한 것, RISC 프로세서의 붐이 한풀 꺾인 것 등이 이유로 꼽힌다.
ARM에 시장을 빼앗긴 배경으로, IP 라이선싱을 전문으로 하고 제조 부문을 갖지 않은 ARM과 달리, SH 아키텍처를 개발하는 히타치 제작소/르네사스는 제조 부문을 안고 있어 SH 마이크로컴퓨터의 "자사 제조"에 힘을 쏟을 수밖에 없는 약점이 있었다[21]。
2. 2. 초기 모델 (SH-1, SH-2)
슈퍼H 프로세서 코어 제품군은 1990년대 초 히타치에 의해 처음 개발되었다. 이 설계는 CPU 코어에서 상위 호환되는 단일 명령어 집합(ISA)을 갖는 것을 목표로 했다.초기 모델인 SH-1과 SH-2는 64비트 곱셈 지원에서만 차이가 있었다. SH-2는 `MUL`, `DMULS`, `DMULU` 명령어를 지원했지만, SH-1은 이러한 명령어가 발견되면 트랩을 발생시켰다.[3] SH-1은 총 56개의 명령어를 지원하는 기본 모델이었고, SH-2는 64비트 곱셈과 분기 등에 대한 몇 가지 추가 명령어를 통해 총 62개의 명령어를 지원했다.[3]
ISA는 32비트 명령어보다 더 나은 코드 밀도를 위해 16비트 명령어를 사용했다. 이는 당시 주 메모리의 높은 비용과 캐시 구현 비용 때문에 중요했다. SH-2에는 총 142개의 명령어가 있으며, 12개의 명령어 클래스가 있다.
SH-1과 SH-2는 모두 지연된 분기를 도입했다. 무조건 분기 명령어에는 하나의 지연 슬롯이 있다.[4]
SH-2는 32비트 RISC 아키텍처로, 코드 밀도를 높이기 위해 16비트 고정 길이의 명령어를 사용하며, DSP 알고리즘을 위한 하드웨어 곱셈-누산기(MAC) 블록을 갖추고 있으며 5단계 파이프라인을 가지고 있다. 16개의 범용 레지스터, 벡터 베이스 레지스터, 글로벌 베이스 레지스터 및 프로시저 레지스터를 제공한다.
SH-1은 CD-ROM 같이 기초적인 장비에서 사용되었고, SH-2는 SH-1 보다 정밀한 성능을 요구하는 곳에서 사용되었다. 특히 게임기에 사용된 것으로 유명한데, 세가 32X(슈퍼 32X), 세가 새턴 등이 SH-2를 탑재했다.[3]
2. 3. SH-3, SH-3-DSP
SH-3 코어에는 디지털 신호 처리(DSP) 확장이 추가되었는데, 당시에는 SH-3-DSP라고 불렸다. 이 코어는 효율적인 DSP 처리를 위한 확장된 데이터 경로, 특수 누산기 및 전용 MAC 유형 DSP 엔진을 통해 DSP와 RISC 프로세서 세계를 통합했다. DSP의 파생 제품은 원래 SH-2 코어에도 사용되었다.[5]1996년에 발표된 SH-3는, 1996년 발매의 PDA인 카시오페아에 탑재되는 것을 전제로 카시오 계산기와 공동 개발되었으며, OS로서 Windows CE를 구동시키기 위해 메모리 관리 장치(MMU)가 탑재되었다.
2. 4. SH-4
높은 성능을 요구하는 셋톱박스나 카 오디오 시스템 등에 사용되었다. 세가의 드림캐스트 게임기에 이 CPU가 사용된 것으로 유명하다.[6]1997년, 히타치와 ST마이크로일렉트로닉스는 드림캐스트용 SH-4 설계를 위해 협력했다. SH-4는 수퍼스칼라(2-way) 명령어 실행과 벡터 부동소수점 연산 장치(특히 3D 그래픽에 적합)를 특징으로 했다. SH-4 기반의 표준 칩은 1998년경에 출시되었다.[6]
SH-4는 RISC CPU로, 세가의 드림캐스트 및 NAOMI 게임 시스템과 같은 멀티미디어 애플리케이션에 주로 사용하기 위해 개발되었다. 표준 32비트 정수 처리 및 16비트 명령어 크기와 함께 훨씬 강력한 부동 소수점 장치를 포함한다.
SH-4의 특징은 다음과 같다.
- 32비트 단정밀도 및 64비트 배정밀도 부동 소수점을 지원하는 4개의 부동 소수점 곱셈기를 갖춘 FPU
- 4D 부동 소수점 내적 연산 및 행렬-벡터 곱셈
- 데이터 캐시에서 3.2GB의 전송 속도를 허용하는 128비트 부동 소수점 버스
- 32비트 메모리 주소 지정을 지원하는 64비트 외부 데이터 버스, 800MB의 전송 속도로 최대 4GB의 주소 지정 가능한 메모리(바이트 주소 지정 참조) 허용
- 내장된 인터럽트, DMA 및 전원 관리 컨트롤러
카시오를 위해 제작된 맞춤형 SH-4인 SH7305에는 FPU가 없다.
1998년에 발표된 SH-4는, 1998년 발매의 게임기 드림캐스트에 탑재되는 것을 전제로, 슈퍼스칼라 방식을 채용하는 것에 더하여 3DCG를 표시하기 위한 벡터 연산기가 탑재되었다.
2. 5. 64비트 아키텍처 (SH-5)
2001년 초, 히타치와 STM은 SH-4 코어를 다른 회사에 라이선스하고 64비트 영역으로 SuperH의 첫 번째 움직임인 SH-5 아키텍처를 개발할 IP 회사인 SuperH, Inc.를 설립했다. 이전의 SH-1부터 SH-3까지는 히타치의 소유였다.[6][7]2004년, 르네사스 테크놀로지는 STMicroelectronics가 SuperH Inc.에 보유한 지분을 인수했고, SH 코어에 대한 라이선스를 획득했다.[8]
SH-5 설계는 두 가지 작동 모드를 지원했다. SHcompact 모드는 SH-4 명령어 집합의 사용자 모드 명령어와 동일하고, SHmedia 모드는 64개의 64비트 정수 레지스터와 SIMD 명령어를 사용하는 32비트 명령어를 사용한다는 점에서 매우 다르다. SHmedia 모드에서 분기(점프)의 대상은 실제 분기 명령어와 별도로 분기 레지스터에 로드된다. 이를 통해 프로세서는 명령어 스트림을 감시하지 않고도 분기에 대한 명령어를 미리 가져올 수 있다. 16비트 명령어 인코딩과 더 강력한 32비트 명령어 인코딩의 조합은 SH-5에만 있는 것은 아니다. ARM 프로세서는 16비트 Thumb 모드를 가지고 있으며 (ARM은 Thumb을 위해 SuperH로부터 여러 특허를 라이선스했다[10]), MIPS 프로세서는 MIPS-16 모드를 가지고 있다. 그러나 SH-5는 하위 호환 모드가 32비트 인코딩이 아닌 16비트 인코딩이라는 점에서 다르다.
SH-5는 64비트 RISC CPU이다.[15]
비 시뮬레이션된 SH-5 하드웨어는 거의 출시되지 않았으며,[16] 여전히 사용 중인 SH-4와 달리 SH-5에 대한 지원은 GCC[17] 및 리눅스에서 중단되었다.
2. 6. 르네사스 시대
2001년 초, 히타치와 STM은 SH-4 코어를 다른 회사에 라이선스하고 64비트 영역으로 SuperH의 첫 발을 내딛는 SH-5 아키텍처를 개발하기 위해 IP 회사인 SuperH, Inc.를 설립했다. 이전의 SH-1부터 SH-3까지는 히타치 소유였다.[6][7]2003년, 히타치와 미쓰비시 전기는 르네사스 테크놀로지라는 합작 회사를 설립했으며, 히타치가 55%의 지분을 소유했다. 2004년, 르네사스 테크놀로지는 STMicroelectronics가 SuperH Inc.에 보유한 지분을 인수하고, SH 코어에 대한 라이선스를 획득했다.[8] 르네사스 테크놀로지는 NEC 일렉트로닉스와의 합병을 거쳐 르네사스 일렉트로닉스가 되었다.
SH-5 설계는 두 가지 작동 모드를 지원했다. SHcompact 모드는 SH-4 명령어 집합의 사용자 모드 명령어와 동일했고, SHmedia 모드는 64개의 64비트 정수 레지스터와 SIMD 명령어를 사용하는 32비트 명령어를 사용한다는 점에서 매우 달랐다. SHmedia 모드에서 분기(점프)의 대상은 실제 분기 명령어와 별도로 분기 레지스터에 로드되었다. 이를 통해 프로세서는 명령어 스트림을 감시하지 않고도 분기에 대한 명령어를 미리 가져올 수 있었다. 16비트 명령어 인코딩과 더 강력한 32비트 명령어 인코딩의 조합은 SH-5에만 있는 것은 아니었다. ARM 프로세서는 16비트 Thumb 모드를 가지고 있었으며(ARM은 Thumb을 위해 SuperH로부터 여러 특허를 라이선스했다[10]), MIPS 프로세서는 MIPS-16 모드를 가지고 있었다. 그러나 SH-5는 하위 호환 모드가 32비트 인코딩이 아닌 16비트 인코딩이라는 점에서 달랐다.
마지막 진화 단계는 2003년경에 일어났으며, SH-2부터 SH-4까지의 코어가 이전 아키텍처의 일종의 명령어 집합 슈퍼세트를 형성하는 슈퍼스칼라 SH-X 코어로 통합되었고, 대칭형 멀티프로세싱에 대한 지원이 추가되었다.
2010년 이후, 슈퍼H CPU 코어, 아키텍처 및 제품은 르네사스 일렉트로닉스(Renesas Electronics)에 귀속되었으며, 아키텍처는 SH-2, SH-2A, SH-3, SH-4 및 SH-4A 플랫폼을 중심으로 통합되었다. SH-3, SH-4 및 SH-4A 마이크로프로세서를 기반으로 한 시스템 온 칩 제품은 이후 Arm Ltd.(Arm Ltd.)에서 라이선스한 CPU 코어를 기반으로 한 신세대 제품으로 대체되었으며, 기존 모델 중 다수는 르네사스 제품 수명 연장 프로그램을 통해 2025년 3월까지 계속 판매되었다.[9]
2021년 현재, SH-2A를 기반으로 한 SH72xx 마이크로컨트롤러는 르네사스에서 2029년 2월까지 보장된 공급과 함께 Arm, RX, RH850을 포함한 여러 다른 아키텍처를 기반으로 하는 신제품과 함께 계속 판매되고 있다.
2. 7. 현재
2010년 이후, 슈퍼H CPU 코어, 아키텍처 및 제품은 르네사스 일렉트로닉스에 귀속되었으며, 아키텍처는 SH-2, SH-2A, SH-3, SH-4 및 SH-4A 플랫폼을 중심으로 통합되었다.[9] SH-3, SH-4 및 SH-4A 마이크로프로세서를 기반으로 한 시스템 온 칩 제품은 이후 Arm Ltd.에서 라이선스한 CPU 코어를 기반으로 한 신세대 제품으로 대체되었으며, 기존 모델 중 다수는 르네사스 제품 수명 연장 프로그램을 통해 2025년 3월까지 계속 판매되었다.[9]2021년 현재, SH-2A를 기반으로 한 SH72xx 마이크로컨트롤러는 르네사스에서 2029년 2월까지 보장된 공급과 함께 Arm, RX, RH850을 포함한 여러 다른 아키텍처를 기반으로 하는 신제품과 함께 계속 판매되고 있다.
르네사스는 임베디드용 플랫폼 제공자로서 "장기 제품 공급 프로그램"을 운용하고 있으며,[18] 고객이 계속 사용하는 한 SH 마이컴을 생산할 것을 확약하고 있다.
3. 특징
SH-2는 32비트 RISC 아키텍처로, 코드 밀도를 높이기 위해 16비트 고정 길이 명령어를 사용한다. DSP 알고리즘을 위한 하드웨어 곱셈-누산기(MAC) 블록을 갖추고 있으며 5단계 파이프라인을 가지고 있다.[19]
SH-2는 ROM이 없는 모든 장치에 캐시를 가지고 있다. 16개의 범용 레지스터, 벡터 베이스 레지스터, 글로벌 베이스 레지스터 및 프로시저 레지스터를 제공한다. 현재 SH-2 제품군은 32KB의 온보드 플래시 메모리부터 ROM이 없는 장치까지 다양하며, CAN, 이더넷, 모터 제어 타이머 유닛, 고속 ADC 등 다양한 주변 장치를 갖춘 다양한 장치에 사용된다.[19]
CPU 코어는 주소와 데이터 길이가 모두 32비트지만, 인스트럭션 세트는 16비트 고정 길이 명령으로, 32비트 CPU이면서 코드 효율을 향상시켰다. 비트 필드를 줄여 16비트 워드 길이를 유지하기 위해 범용 레지스터는 16개, 2오퍼랜드 명령이 기본이 된다. 또한 인덱스 수식의 오프셋은 바이트 단위가 아닌 명령으로 지정하는 데이터 길이로 스케일링되며, 32비트 절대 주소나 16/32비트 상대 주소의 지정은 4비트/8비트 디스플레이스먼트 상대에 의한 로드 명령으로 값을 얻어야 한다.[20]
CPU 코어에는 범용 레지스터 16개 외에 글로벌 베이스 레지스터, 벡터 베이스 레지스터, 서브루틴 호출용 프로시저 레지스터 등을 갖는다. 주변 장치로는 타이머, 인터럽트 컨트롤러, 시리얼 인터페이스, ROM/RAM, DMA 컨트롤러, I/O 포트 등이 내장되어 있다.[20]
각 SH 시리즈는 기본적으로 숫자가 작은 시리즈와 오브젝트 레벨에서 호환된다. 단, 하드웨어 레벨에서는 SH-1/SH-2와 SH-3 이상에서 MMU 등의 관계로 예외 처리(인터럽트) 구현이 다르다. SH-3(SH-4 제외)과 SH-4 간에는 완전한 상위 호환성이 없으며, 코드를 공유하려면 SH-3 오브젝트 링크 시 정렬을 4KB로 지정해야 한다(Windows CE의 경우). 다만 SH-3 기반으로 컴파일한 오브젝트 코드는 SH-4의 부동 소수점 레지스터를 사용하지 않는다.[20]
조건 분기는 1비트의 T(참/거짓) 플래그를 비교 명령으로 설정하고, 조건 분기 명령으로 분기한다. 이는 연산마다 자동으로 캐리나 제로 등의 여러 플래그가 설정되고 조건 분기 명령에서 그 플래그를 참조하는 아키텍처와, 조건 분기 명령으로 지정한 레지스터의 제로/비제로 또는 짝수/홀수에 따라 직접 분기하는 아키텍처의 절충안이라고 할 수 있다. 또한 분기 명령은 대부분 지연 슬롯을 갖는 지연 분기 명령이다.[20]
4. 모델
슈퍼H 프로세서 코어 제품군은 1990년대 초 히타치에 의해 처음 개발되었다. 이 설계는 일련의 CPU 코어에서 상위 호환되는 단일 명령어 집합(ISA)을 갖는 것을 목표로 했다.
과거에는 마이크로코드를 사용하여 이러한 종류의 설계를 처리했다. 시리즈의 로우엔드 모델은 구현되지 않은 명령을 일련의 더 기본적인 명령으로 수행했다. 예를 들어, "긴 곱셈"(두 개의 32비트 레지스터를 곱하여 64비트 곱을 생성)은 하이엔드 모델에서는 하드웨어로 구현될 수 있지만, 로우엔드 모델에서는 일련의 덧셈으로 수행될 수 있었다.
RISC 개념 개발 중 핵심적인 깨달음 중 하나는 마이크로코드가 유한한 디코딩 시간을 가지고 있으며, 프로세서가 더 빨라짐에 따라 이는 용납할 수 없는 성능 오버헤드를 나타낸다는 것이었다. 이를 해결하기 위해 히타치는 전체 라인에 대한 단일 ISA를 개발했으며, 지원되지 않는 명령은 하드웨어 지원을 포함하지 않는 해당 구현에서 트랩을 발생시켰다. 예를 들어, 라인의 초기 모델인 SH-1과 SH-2는 64비트 곱셈 지원에서만 차이가 있었다. SH-2는 , 및 를 지원하는 반면, SH-1은 이러한 명령어가 발견되면 트랩을 발생시켰다.[3]
ISA는 32비트 명령어보다 더 나은 코드 밀도를 위해 16비트 명령어를 사용했는데, 이는 당시 주 메모리의 높은 비용과 캐시 구현 비용 때문에 중요했다. 이 접근 방식의 단점은 레지스터 번호 또는 상수 값을 인코딩하는 데 사용할 수 있는 비트 수가 적다는 것이었다. 원래 슈퍼H ISA에는 16개의 일반 레지스터만 있었고, 소스에 4비트, 대상에 다른 4비트가 필요했다. 그러나 일부 명령어는 추가 피연산자로서 암시적 R0, R15 또는 시스템 레지스터를 갖는다. 명령어 연산 코드는 4, 8, 12 또는 16비트 길이이며, 나머지 4비트 필드는 다양한 방식으로 레지스터 또는 즉시 피연산자에 사용된다.
SH-1과 SH-2 모두 지연된 분기가 도입되었다. 무조건 분기 명령어에는 하나의 지연 슬롯이 있다.[4]
1997년, 히타치와 ST마이크로일렉트로닉스(STM)는 드림캐스트용 SH-4 설계를 위해 협력을 시작했다. SH-4는 수퍼스칼라(2-way) 명령어 실행과 벡터 부동소수점 연산 장치(특히 3D 그래픽에 적합)를 특징으로 했다. SH-4 기반의 표준 칩은 1998년경에 출시되었다.[6]
슈퍼H CPU 코어 제품군은 다음과 같다.
- SH-1 – 깊이 내장된 애플리케이션(CD-ROM 드라이브, 주요 가전 제품 등)용 마이크로컨트롤러에 사용
- SH-2 – 세가 새턴, 세가 32X 등 비디오 게임 콘솔과 같이 더 높은 성능이 요구되는 마이크로컨트롤러 및 네트워킹 애플리케이션에 사용. 스바루, 미쓰비시, 마쓰다를 포함한 많은 자동차 엔진 제어 장치에도 사용되었다.
- SH-2A – SH-2 코어의 확장으로, 몇 가지 추가 명령어와 수퍼스칼라 아키텍처(단일 사이클에서 둘 이상의 명령어를 실행) 및 2개의 5단계 파이프라인을 포함한다. 6 클록 사이클의 인터럽트 대기 시간을 용이하게 하기 위해 15개의 레지스터 뱅크를 통합한다. 모터 제어 애플리케이션, 멀티미디어, 자동차 오디오, 파워트레인, 자동차 차체 제어, 사무실 및 건물 자동화에도 사용된다.
- SH-DSP – 처음에는 휴대폰 시장을 위해 개발되었으며, 나중에 JPEG 압축 등에 DSP 성능이 필요한 많은 소비자 애플리케이션에 사용되었다.
- SH-3 – Jornada와 같은 모바일 및 휴대용 애플리케이션에 사용되며, Windows CE 애플리케이션에서 강력하며 수년 동안 자동차 내비게이션 시장에서 사용되었다. Cave CV1000은 세가 나오미 하드웨어의 CPU와 유사하며, 이 CPU를 사용했다. Korg Electribe EMX 및 ESX 음악 제작 장치도 SH-3를 사용한다.[14]
- SH-3-DSP – 주로 멀티미디어 단말기 및 네트워킹 애플리케이션, 프린터 및 팩스 기계에 사용
- SH-4 – 드림캐스트와 같은 비디오 게임 콘솔, 자동차 멀티미디어 단말기, 셋톱 박스 등 높은 성능이 필요한 경우에 사용
- SH-5 – 고급 64비트 멀티미디어 애플리케이션에 사용
- SH-X – 엔진 제어 장치, 자동차 멀티미디어 장비, 셋톱 박스 또는 휴대폰에서 다양한 형태(DSP 또는 FPU 유닛 포함/미포함)로 사용되는 주류 코어
- SH-Mobile – SuperH 모바일 애플리케이션 프로세서; 베이스밴드 LSI에서 애플리케이션 처리를 오프로드하도록 설계됨
SH-2A는 2006년 초에 발표된 SH-2 코어의 업그레이드 버전으로, 32비트 명령어가 추가되었다. SH-2A 코어의 새로운 기능은 다음과 같다.
- 슈퍼스칼라 아키텍처: 2개의 명령어를 동시에 실행
- 하버드 아키텍처
- 2개의 5단계 파이프라인
- 혼합 16비트 및 32비트 명령어
- 6 사이클 내에 인터럽트 응답을 위한 15개의 레지스터 뱅크
- 선택 사양 FPU
4. 1. 컨트롤러 타입
| 시리즈 | 설명 |
|---|---|
| SH-1 (SH7032/7034 - 동작 주파수 20MHz) | 1992년에 처음 출시된 SH 시리즈로, 타사의 임베디드 마이크로 컨트롤러 칩이 16비트 CISC에 머물러 있는 가운데, 32비트 RISC 마이크로 컨트롤러로 제품화되었다. |
| SH-2 (SH7604 - 동작 주파수 28.7MHz) 104MIPS/80MHz | 1994년에 SH-1의 후속 품종으로, 처음부터 가정용 게임기 메가 드라이브의 확장 장치인 슈퍼 32X나 세가 새턴에 탑재하는 것을 상정하고 제품화되었다(세가 새턴 탑재 품번은 HD6417095). 32비트 곱셈 회로 탑재 및 당시 막 출시된 동기식 DRAM 인터페이스 등을 새롭게 탑재했다. 세가 새턴용이 아닌 일반용 모델은 HD6417604이다. |
| SH-DSP (SH7410 - 동작 주파수 60MHz) | SH-2를 기반으로 독립적인 DSP 데이터 경로를 추가하여 곱셈 명령 등 신호 처리 성능을 강화한 시리즈. 1996년 개발, 다음 해 6월 출하. |
| SH2-DSP | |
| SH-2A (SH7206 (No Fpu)- Dhrystone 480MIPS/200MHz) (SH7262 (with fpu) 345MIPS/144MHz) | SH-2를 기반으로 최대 2명령/1클록에 슈퍼스칼라 방식을 도입하여 고속화. 명령 길이가 32비트인 것이 추가되었다. 인터럽트 시 레지스터 보존을 HW화함으로써 실시간성 향상. |
| SH-2A DUAL (SH7205 - 동작 주파수 200MHz, SH7265 - 동작 주파수 200MHz) | SH-2A를 듀얼 코어화한 것으로, 2007년 7월부터 샘플 출하 시작. AMP(Asymmetric Multiprocessing)를 채용하여 코어별로 다른 OS를 구동할 수 있다. SH7205는 민생/산업용, SH7265는 차량/멀티미디어 기기용. |
4. 2. 프로세서 타입
- SuperH-1: CD-ROM과 같이 기초적인 장비에서 사용된다.
- SuperH-2: SuperH-1보다 정밀한 성능을 요구하는 곳에서 사용된다. 세가 32X(슈퍼 32X), 세가 새턴 등 게임기에 사용된 것으로 유명하다.
- SuperH-3: Windows CE 운영체제를 사용하는 휴대용 기기(자동차 내비게이션 등)에서 사용한다.
- SuperH-4: 셋톱박스, 카 오디오 시스템 등 높은 성능을 요구하는 곳에 사용된다. 드림캐스트 게임기에 사용되었다.
- SuperH-5: 높은 성능을 요구하는 멀티미디어 기기에서 사용된다.
4. 3. SH-Mobile 시리즈
SH-Mobile은 SuperH 아키텍처의 CPU 코어에 멀티미디어 처리 회로와 기지국과의 디지털 신호를 처리하는 베이스밴드 회로를 더한 휴대 전화용 시스템 LSI 제품이다. 2002년에 최초의 SH-Mobile(SH7290)이 출시된 후, 하이엔드용 "SH-Mobile V" 시리즈, 미들 레인지용 "SH-Mobile J" 시리즈, 로우엔드용 "SH-Mobile L" 시리즈로 나뉘어 출시되었다.; SH-Mobile (SH7290 - 동작 주파수 200MHz)
: SH3-DSP를 코어로, 외부 베이스밴드 회로와의 인터페이스 및 디지털 카메라, LCD 표시 기능 등을 탑재한 휴대 전화용 코어의 초판. 2002년 4월 출하.
; SH-Mobile J (SH7294)
: SH-Mobile의 미들 레인지용 버전.
; SH-Mobile V (SH7300)
: SH7290의 기능에 MPEG4 하드웨어 가속기를 탑재하고, SXGA 카메라 대응 인터페이스를 내장하여 TV 전화 기능이나 고화질 카메라를 갖춘 차세대 휴대 전화에 적합한 코어. 하이엔드용 코어의 초판.
; SH-Mobile V2
: 기존 SH-Mobile V에서 이미지 처리 기능을 대폭 강화. TFT 컬러 액정 대응 LCD 컨트롤러를 내장, 카메라 인터페이스를 UXGA 대응으로 강화. MPEG-4의 풀 하드웨어 가속기를 탑재하여 CPU 부하를 줄이고 저소비 전력화를 꾀함.
; SH-Mobile3 (SH73180)
: 2004년 5월 발표. 신형 코어인 SH-4A 코어(코드네임 "SH-X", SH4AL-DSP)를 채용. 7단 파이프라인과 하이퍼스케일러 채용으로 애플리케이션의 병렬 처리를 가능하게 하여, 기존 하이엔드용 제품 대비 약 2.3배의 성능 향상. 300만 화소 카메라 모듈에도 대응. 드림캐스트용으로 개발된 분할 트랜잭션 버스 탑재.
; SH-Mobile3A (SH73230)
: 2005년 2월 발표. H.264 및 MPEG-4에 대응하고, 원세그 송수신에 최적화하는 등 기능 강화.
2006년부터 베이스밴드를 통합한 "SH-Mobile G" 시리즈가 전개되었지만, SH-Mobile 시리즈에서도 SH-Mobile 3AS/SH-Mobile 4/SH-Mobile 5, SH-Mobile J3/SH-Mobile J4, SH-Mobile L2/SH-Mobile L3V/SH-Mobile L4 등의 전개가 이루어질 예정이었다[31]。
4. 4. SH-Navi 시리즈
차재 정보 기기용 SoC이다.;SH-Navi (SH7770 400MHz)
: SH4A 코어를 채용하고, 내비게이션용 그래픽 엔진으로 PowerVR MBX 코어를 내장하고 있다.
;SH-Navi2 (SH7774/SH7775)
: 이미지 인식 처리 회로를 탑재한 "SH-Navi2V"(SH7774)가 2006년 7월에, 독자적인 2차원/3차원 지도 묘화 회로를 탑재한 "SH-Navi2G"(SH7775)가 2007년 5월에 제품화되었다.
;SH-Navi3 (SH7776 최대 주파수 533MHz)
: 65 nm 공정으로 제작된 듀얼 코어(SH-4A × 2) 마이크로컴퓨터. 차량용으로는 세계 최초로 DDR3 SDRAM에 대응했다. 2009년 1월에 발표되었으며, 같은 해에 샘플 출하를 시작했다. NEC 엘렉트로닉스의 "NaviEngine"(EMMA Car)에 대한 대항 제품이라는 면이 강했다. 이미지 처리 엔진으로 자체 개발 코어 외에 차세대 PowerVR 그래픽 코어 "PowerVR SGX" 등을 탑재하여 고도의 이미지 처리 능력을 가지고 있었기 때문에, 만약 르네사스가 NEC 엘렉트로닉스와 통합되지 않고, 만약 "SH7776"이 양산 출하되었다면 "EMMA Car"와 충분히 대항할 수 있었을 것이다. SH7776의 양산은 2011년부터 2012년에 걸쳐 이루어질 것으로 예상되었기 때문에, 차량용 멀티 코어 마이크로컴퓨터의 디팩토 스탠다드가 되어가고 있는 "NaviEngine"에 대항하기 위해, 그래픽스 처리 회로 등을 갖추지 않은 범용품 "SH7786"이 2009년부터 내비게이션용으로 출하되었지만, SH7776은 결국 양산되지 않았고, SH-Navi는 이것이 마지막 제품이 되었다.
SH-Navi의 로우 코스트 버전인 "SH-NaviJ"도 존재한다.
;SH-NaviJ (SH77721)
: 2008년 9월 발표. SH-Navi의 로우 코스트 버전. SH7770과 비교하면, 패키지가 520핀 BGA(33mm×33mm)에서 440핀 BGA(23mm×23mm)로 소형화되었다. 메모리 인터페이스가 64비트 버스의 DDR SDRAM에서 16비트 버스의 DDR2 SDRAM으로 변경되었으며, DDR2를 1개 연결하는 것만으로 3D 그래픽스 묘화가 가능하므로, 내비게이션을 저비용으로 제조할 수 있다.
;SH-NaviJ2 (SH7772)
: 2009년 5월 발표. SH-Navi1의 로우 코스트 버전. DDR2 SDRAM 메모리 인터페이스의 버스 폭을 기존 16비트 폭에서 32비트 폭으로 증강하여, 2화면 표시에 대응.
;SH-NaviJ3 (SH7777)
: 2009년 10월 발표. 2006년 발표된 하이엔드 SoC "SH-Navi2V/G"의 로우 코스트 버전.
4. 5. SH-MobileR 시리즈
4. 6. 기타
유비쿼터스 컴퓨팅 사회의 보급을 목표로 개발 초기부터 소비 전력당 성능 (MIPS/W) 향상을 추구한 것이 특징 중 하나이다.
1990년대에는 SH-1, SH-2, SH-3, SH-4의 4가지 아키텍처가 발표되었으며, 고성능·고기능 32비트 임베디드용 마이크로프로세서 (MPU)로 발전하였다. 가전, AV 기기, 산업 기기, 게임기, 휴대 정보 단말(PDA) 등 매우 광범위하게 채용되었지만, 2000년대에 들어서면서 ARM에 시장을 빼앗겨 점유율을 잃었다. 64비트판 SH 프로세서인 SH-5 아키텍처의 개발도 2000년까지 완료되었지만, 고객 확보에 실패하여 제품을 출시하지 못하고 종료되었다.
2000년대에는 임베디드용 마이크로 컨트롤러 (MCU, 마이컴)로 전개되었다. 당시에는 임베디드용으로 32비트 프로세서도 충분히 고성능·고기능 멀티미디어 대응이 가능했으며, SH 마이컴은 임베디드용 SoC의 코어로서, 휴대 전화 (피처폰)용 애플리케이션 프로세서인 "SH-Mobile"이나, 차량 정보 기기 (카 내비게이션)용 SoC인 "SH-Navi"로서 큰 성공을 거두었다.
르네사스 재건 과정에서 SH 제품군 상당수가 제조 중단되었다. 차량용 마이컴으로는 2012년에 구 NEC 엘렉의 V850을 기반으로 하는 신세대 마이컴 "RH850"으로 대체되어 폐지되었다. ARM을 기반으로 하는 르네사스의 카 내비게이션용 하이엔드 SoC "R-Car"에서는 한동안 SH 코어가 계속 탑재되었지만, 2015년 제품부터 폐지되었다. 그러나 르네사스는 임베디드용 플랫폼 제공자로서 "장기 제품 공급 프로그램"을 운용하고 있으며[18], 고객이 계속 사용하는 한 SH 마이컴을 생산할 것을 확약하고 있다 (고객이 없으면 2025년 이후에 제조 중단).
- '''F-ZTAT(Flexible Zero Turn Around Time)'''
플래시 메모리를 내장한 품종. 고객이 프로그램을 고정화하고 마이크로컨트롤러를 전용 기능 부품으로 취급하는 경우, 고정화 프로그램의 저장 장소를 플래시 메모리로 함으로써 고객 측에서 본 개수의 턴어라운드 타임을 0으로 한다는 의미에서 붙여졌다. "ZTAT"는 일반적으로 OTPROM(One Time Programmable ROM)이라고 불리지만, 히타치 제작소는 1984년에 세계 최초로 이 종류의 장치를 개발했다는 자부심에서 스스로 고안한 호칭 "ZTAT"를 계속 사용해 왔으며, 그 흐름 속에서 마이크로컨트롤러 내의 OTPROM이 플래시 메모리로 대체된 후에도 "F-ZTAT"라고 불렀다.
- '''SH/Tiny 시리즈'''
SH-2 코어를 소형 핀으로 소형 QFP 패키지에 봉입하여, 탑재하는 시스템의 저변을 넓히는 것을 목적으로 했다.
- '''SH-Ether'''
IEEE 802.3u 규격의 이더넷 컨트롤러를 1~2채널 내장하고, 네트워크 가전 및 FA용으로 제작되었다.
5. 오픈 소스 구현 (J Core)
LinuxCon Japan 2015에서 J-Core 개발자들은 만료되지 않은 상표권 문제로 "J2 코어"로 알려진, SH-2 ISA(명령어 집합 아키텍처)의 확장 기능을 갖춘 클린룸 설계를 발표했다.[10][11] 이후, ELC 2016에서 설계 설명이 발표되었다.[12]
J2 코어의 오픈 소스 라이선스인 BSD 라이선스 VHDL 코드는 Xilinx FPGA와 TSMC의 180 nm 공정으로 제조된 ASIC에서 검증되었으며, μClinux 부팅이 가능하다.[10] J2는 SH-2와 ISA 호환이 가능하며, 5단계 파이프라인으로 구현되었으며, 별도의 명령 및 데이터 메모리 인터페이스와 다른 RISC 머신에 비해 밀집되고 복잡한 ISA를 지원하는 기계 생성 명령어 디코더를 갖추고 있다. 추가 명령어를 쉽게 추가할 수 있다. J2는 동적 시프트(SH-3 이상 명령어 패턴 사용), 확장된 원자 연산(스레딩 기본 요소에 사용) 및 대칭 멀티 프로세서 지원을 위한 잠금/인터페이스에 대한 명령어를 구현한다. 2016-2017년에 관련 특허가 만료됨에 따라 SH-2A("J2+") 및 SH-4("J4") 명령어 집합을 구현할 계획이었다.[10]
슈퍼H의 몇 가지 기능은 이 아키텍처를 기반으로 새로운 코어를 설계하는 동기로 인용되었다:[10]
- 다른 32비트 RISC ISA인 ARM 또는 MIPS에 비해 높은 코드 밀도.[13] 캐시 및 메모리 대역폭 성능에 중요함
- 기존 컴파일러 및 운영 체제 지원 (리눅스, Windows Embedded, QNX[11])
- 특허가 만료되어 ASIC 제조 비용이 매우 저렴해짐(TSMC의 180 nm 공정에서 듀얼 코어 J2 코어의 경우 약 0.03USD).
- 특허 및 로열티가 없는(BSD 라이선스) 구현
- 완전하고 활발한 커뮤니티 지원
- 제로 코스트 FPGA 도구를 위한 저렴한 하드웨어 개발 플랫폼의 가용성
- CPU 및 SoC RTL 생성 및 통합 도구, FPGA 및 ASIC 이식 가능한 RTL 및 문서 생성
- 오픈 소스 설계, 생성, 시뮬레이션 및 검증 환경을 갖춘 깔끔하고 현대적인 설계
2014년, SH-2 관련 특허가 만료됨에 따라, μClinux의 초기 개발자 제프 디온(Jeff Dionne) 등이 클린룸 설계로 구현한 것이다. 회로는 VHDL로 기술되어 있으며, BSD 라이선스로 공개되었다.[37][38]
참조
[1]
웹사이트
The Story of the Hitachi SH-2 and the Sega Saturn
https://www.sega-16.[...]
Renesas
2023-02-27
[2]
문서
J-core Open Processor
http://j-core.org
[3]
웹사이트
CP System III (CPS3) Hardware (Capcom)
https://www.system16[...]
System 16
2019-08-03
[4]
웹사이트
SH7020 and SH7021 Hardware ManualSuperH™ RISC engine
https://www.renesas.[...]
2023-12-02
[5]
웹사이트
360-MIPS SuperH RISC Processor Enables Personal Access Systems SH7750 Launches the SH-4 Series
http://segatech.com/[...]
1997-11
[6]
웹사이트
STMicro, Hitachi plan new company to develop RISC cores
http://www.eetimes.c[...]
2001-04-03
[7]
웹사이트
SuperH, Inc. formed by Hitachi and STMicroelectronics to Boost the Proliferation of SuperH Cores in Embedded Microprocessor Applications
http://investors.st.[...]
[8]
웹사이트
Renesas to take over SuperH core business
https://www.eetimes.[...]
2004-09-28
[9]
웹사이트
"SuperH RISC Engine Family MCUs"
https://www.renesas.[...]
[10]
웹사이트
Resurrecting the SuperH architecture
http://lwn.net/Artic[...]
LWN.net
2015-06-10
[11]
웹사이트
J Cores
http://j-core.org
j-core
2016-04-27
[12]
웹사이트
j-core Design Walkthrough
http://j-core.org/ta[...]
[13]
뉴스
Exploring the Limits of Code Density (Tech Report with Newest Results)
http://web.eece.main[...]
2015-03-17
[14]
웹사이트
Korg EMX / ESX Service Manual
http://dealers.korgu[...]
2019-07-25
[15]
웹사이트
SH-5 CPU Core, Volume1: Architecture
http://lars.nocrew.o[...]
[16]
웹사이트
Wasabi SH-5 Press Release
http://www.bsdnewsle[...]
2016-03-08
[17]
웹사이트
GCC 7 Release Series Changes, New Features, and Fixes
https://gcc.gnu.org/[...]
2018-02-02
[18]
문서
長期製品供給プログラム
https://www.renesas.[...]
Renesas
[19]
문서
HITACHI : News Release : 10/12
https://www.hitachi.[...]
[20]
문서
SHマイコンの開発と事業化
https://www.shmj.or.[...]
[21]
문서
DESIGN WAVE MAGAZINE コラム MPI(9)
https://www.cqpub.co[...]
CQ出版社
[22]
문서
News：日立が組み込みプロセッサ戦略を転換──ライセンスビジネスを拡大へ
https://www.itmedia.[...]
[23]
문서
開発秘話：低消費電力SHシリーズマイコン
https://www.semi.org[...]
SEMI News •2012, No.3
[24]
문서
秋にはFOMAにも～3G本格進出するSH-Mobile
https://www.itmedia.[...]
[25]
문서
ルネサス，SuperHファミリを制御用途中心の「SH++」とデータ処理中心の「SH-X」に統合 ――第2回 SuperHオープンフォーラム｜Tech Village （テックビレッジ）
http://www.kumikomi.[...]
CQ出版株式会社
[26]
간행물
2.8GFLOPS,36Mポリゴン/sのFPUを搭載するデジタル家電向け組込みプロセッサコア
電子情報通信学会
2004-05
[27]
문서
高性能組み込み機器向け32ビットRISC型CPUコア「SH-2A」を開発
https://www.hitachi.[...]
[28]
문서
車載用SoCの拡大を目指すルネサス、目標達成を阻む課題解決に全力
https://ednjapan.com[...]
[29]
문서
ニュースリリース：2010年2月8日
https://www.hitachi.[...]
日立製作所
[30]
문서
ルネサス、40nmの車載マイコン製造を台湾TSMCに委託
https://car.watch.im[...]
[31]
문서
アプリケーションプロセッサ「SH--Mobile」が実現する携帯電話マルチメディアソリューション
http://www.ric.co.jp[...]
株式会社ルネサス テクノロジ
[32]
웹사이트
携帯電話の高機能化を支える端末プラットフォーム開発
https://www.docomo.n[...]
2008-07
[33]
웹사이트
3G携帯電話向け共同開発プロジェクトの成果について
http://www.chip1stop[...]
2007-12-11
[34]
웹사이트
報道発表資料 ドコモ、ルネサス、富士通、シャープの4社がHSUPA対応携帯電話プラットフォームを共同開発
https://www.docomo.n[...]
2008-10-16
[35]
문서
報道発表資料 : 台湾 MediaTek社とLTE対応通信プラットフォームのライセンス契約を締結
https://www.nttdocom[...]
NTTドコモ
[36]
뉴스
"「Qualcommと肩を並べる」はずだったルネサス モバイル、事業売却へ：ビジネスニュース 事業売却"
https://monoist.itme[...]
MONOist
[37]
웹사이트
http://lwn.net/Artic[...]
[38]
웹사이트
http://j-core.org/
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com