다이 슈링크
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
다이 축소는 반도체 제조업체들이 성능 향상과 비용 절감을 위해 사용하는 기술이다. 이 기술은 칩의 트랜지스터 크기를 줄여 전력 소비 감소, 클럭 속도 향상, 그리고 칩당 제조 비용 절감을 가능하게 한다. 인텔, AMD, 엔비디아, 삼성전자 등 주요 기업들이 다이 축소 기술을 활용하며, CPU, GPU, RAM, 플래시 메모리 등 다양한 제품에 적용된다. 다이 축소는 ITRS에 의해 정의된 리소그래피 노드뿐만 아니라, 하프 노드라고 불리는 중간 단계의 노드에서도 이루어진다.
더 읽어볼만한 페이지
- 집적 회로 - 실시간 시계
실시간 시계(RTC)는 CPU 개입 없이 독립적으로 시간을 유지하며, 저전력 소비와 시간 민감 작업의 부담 감소, 절전 모드 유지를 위해 디지털 카운터 회로, 결정 진동자, 배터리 등으로 구성되어 PC 메인보드에 부착되거나 사우스브리지 칩 또는 마이크로컨트롤러에 내장된다. - 집적 회로 - NMOS 논리
NMOS 논리는 n형 MOSFET만을 사용하여 논리 게이트를 구현하는 방식으로, 저항을 부하로 사용하여 NOR 게이트 등을 구현할 수 있지만, Low에서 High로의 전환 속도가 느리고 전력 소비가 높아 CMOS 논리에 밀려 현재는 제한적으로 사용된다. - 반도체 - N형 반도체
N형 반도체는 전자를 주된 전하 운반체로 사용하는 반도체이다. - 반도체 - 띠구조
띠구조는 결정 내 전자의 에너지 범위를 나타내는 개념으로, 에너지 띠와 띠틈으로 구성되며, 도체, 절연체, 반도체의 전기적 특성을 결정하는 데 중요한 역할을 한다.
| 다이 슈링크 | |
|---|---|
| 개요 | |
| 정의 | 반도체 소자의 크기를 줄이는 과정 |
| 목표 | 성능 향상 및 비용 절감 |
| 관련 용어 | 무어의 법칙, 반도체 집적 회로 |
| 기술적 측면 | |
| 주요 기술 | 포토리소그래피, 식각, 박막 증착 |
| 스케일링 방법 | 선형 스케일링 (모든 치수 동일 비율 축소) 전압 스케일링 (전압 감소) |
| 스케일링 한계 | 양자 역학적 효과 열 설계 문제 누설 전류 증가 |
| 역사 | |
| 초기 단계 | 1970년대, 10μm 공정 |
| 발전 단계 | 1980년대 ~ 1990년대, 1μm ~ 250nm 공정 |
| 나노 기술 시대 | 2000년대 이후, 90nm 이하 공정 |
| 주요 기업 | 인텔 삼성전자 TSMC |
| 스케일링 효과 | |
| 성능 향상 | 동작 속도 증가 전력 소모 감소 집적도 증가 |
| 비용 절감 | 웨이퍼 당 칩 생산량 증가 제조 비용 감소 |
| 미래 전망 | |
| 기술 동향 | 3D 반도체 새로운 재료 (예: 그래핀, 탄소 나노튜브) 극자외선 노광 기술(EUV) |
| 극복 과제 | 스케일링 한계 극복 새로운 아키텍처 개발 고성능, 저전력 소자 개발 |
2. 상세
다이 축소는 인텔, AMD, 엔비디아, 삼성전자 등 주요 반도체 제조업체들이 가격 대비 성능을 개선하기 위해 사용하는 핵심 기술이다.
인텔은 과거 틱톡 모델을 통해 정기적인 주기로 다이 축소를 활용하여 제품 성능을 향상시키는 데 주력했다. 이 모델에서 새로운 마이크로아키텍처가 발표(tock)된 후, 동일한 마이크로아키텍처에서 성능을 향상시키기 위해 다이 축소(tick)가 이루어진다.[2]
2. 1. 주요 기업들의 다이 축소 사례
| 프로세서 | 초기 공정 | 축소 공정 |
|---|---|---|
| 플레이스테이션 2의 Emotion Engine | 180 nm CMOS (2000년) | 90 nm CMOS (2003년) [1] |
| Cedar Mill 코드명 펜티엄 4 | 90 nm CMOS | 65 nm CMOS |
| Penryn Core 2 | 65 nm CMOS | 45 nm CMOS |
| Brisbane 코드명 Athlon 64 X2 | 90 nm SOI | 65 nm SOI |
| Clarkdale Core i5 및 Core i7 | 45 nm | 32 nm (2010년 1월) |
2. 2. 다이 축소의 이점
다이 축소는 칩의 클럭 주파수를 동일하게 유지하면서도 각 트랜지스터가 반도체 소자에서 켜지거나 꺼질 때 사용되는 전류를 줄인다. 이는 전력 소비 감소(따라서 열 발생 감소), 클럭 속도 헤드룸 증가, 그리고 제품 가격 인하로 이어진다.[2] 200mm 또는 300mm 실리콘 웨이퍼 제조 비용은 웨이퍼의 칩 수에 비례하지 않고 제조 단계 수에 비례한다. 따라서 다이 축소를 통해 각 웨이퍼에 더 많은 칩을 채울 수 있어 칩당 제조 비용이 낮아진다.3. 하프 노드
CPU 제조 과정에서 다이 축소는 항상 ITRS에 의해 정의되는 리소그래피 노드의 발전을 포함한다. GPU 및 SoC 제조의 경우, 다이 축소는 때때로 "하프 노드"라고 불리는 ITRS에 의해 정의되지 않은 노드 (예: 150 nm, 110 nm, 80 nm, 55 nm, 40 nm 및 현재 8 nm)에서 다이를 축소하는 것을 포함한다. 이는 ITRS에 의해 정의된 두 개의 리소그래피 노드 사이의 임시 방편으로, 추가적인 연구 개발(R&D) 비용을 절감하는 데 도움이 된다. 전체 노드 또는 하프 노드로의 다이 축소를 수행할 것인지 여부는 집적 회로 설계자가 아닌 파운드리(foundry)에 달려 있다.
3. 1. 하프 노드 목록
| 메인 ITRS 노드 | 잠정적인 하프 노드 |
|---|---|
| 250 nm | 220 nm |
| 180 nm | 150 nm |
| 130 nm | 110 nm |
| 90 nm | 80 nm |
| 65 nm | 55 nm |
| 45 nm | 40 nm |
| 32 nm | 28 nm |
| 22 nm | 20 nm |
| 14 nm | 12 nm[3] |
| 10 nm | 8 nm |
| 7 nm | 6 nm |
| 5 nm | 4 nm |
| 3 nm |
참조
[1]
뉴스
EMOTION ENGINE® AND GRAPHICS SYNTHESIZER USED IN THE CORE OF PLAYSTATION® BECOME ONE CHIP
https://www.sie.com/[...]
Sony
2003-04-21
[2]
웹사이트
Intel's 'Tick-Tock' Seemingly Dead, Becomes 'Process-Architecture-Optimization'
http://www.anandtech[...]
2016-03-23
[3]
웹사이트
Taiwan Semiconductor Mfg. Co. Ltd. Confirms "12nm" Chip Technology Plans
http://www.fool.com/[...]
The Motley Fool
2017-01-18
[4]
웹사이트
Intel’s ‘Tick-Tock’ Seemingly Dead, Becomes ‘Process-Architecture-Optimization’
http://www.anandtech[...]
2016-03-23
[5]
웹사이트
Taiwan Semiconductor Mfg. Co. Ltd. Confirms "12nm" Chip Technology Plans
http://www.fool.com/[...]
The Motley Fool
2017-01-18
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com