맨위로가기

레이스트랙 메모리

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

레이스트랙 메모리는 스핀-정합 전류를 사용하여 나노 크기 와이어를 따라 자기 도메인을 이동시켜 데이터를 저장하는 차세대 비휘발성 메모리 기술이다. 1960~70년대 버블 메모리와 유사한 방식으로 작동하며, 자기 도메인의 위치를 변경하여 데이터를 기록하고, 자기 터널 접합 소자를 사용하여 데이터를 읽는다. MRAM과 달리 MTJ 소자를 판독 소자로 사용하므로 제조 비용을 절감할 수 있다. 레이스트랙 메모리는 DRAM, 플래시 메모리와 경쟁하며 고밀도, 저전력, 빠른 접근 속도를 목표로 한다. 하지만, 도메인 이동 속도, 전력 소비, 도메인 벽의 제어 등 해결해야 할 기술적 과제가 남아있다.

더 읽어볼만한 페이지

  • 비휘발성 메모리 - EPROM
    EPROM은 자외선을 사용하여 내용을 지울 수 있는 읽기 전용 메모리이며, MOSFET의 부유 게이트를 사용하여 데이터를 저장하고, 펌웨어 업데이트가 용이하여 소량 생산에 사용되었으나 EEPROM과 플래시 메모리에 의해 대체되었다.
  • 비휘발성 메모리 - 플래시 메모리
    플래시 메모리는 전기적으로 데이터의 쓰기 및 삭제가 가능한 비휘발성 메모리 기술로, 마스오카 후지오 박사가 발명하여 카메라 플래시와 유사한 소거 방식으로 인해 명명되었으며, NOR형과 NAND형으로 나뉘어 각기 다른 분야에 적용된다.
  • 스핀트로닉스 - 파울리 배타 원리
    파울리 배타 원리는 1925년 볼프강 파울리가 제시한 양자역학 원리로, 동일한 페르미온은 동일한 양자 상태에 존재할 수 없으며, 원자의 전자 배치, 화학 결합, 천체 특성 등을 설명하는 데 중요한 역할을 한다.
  • 스핀트로닉스 - 전자
    전자는 음전하를 띤 기본 입자로서 원자의 구성 요소이며 파동-입자 이중성을 가지고 양자역학으로 설명되며 전자기력, 약한 힘과 상호 작용하여 전자 현미경, 자유전자레이저, 반도체 기술 등에 활용된다.
  • 컴퓨터 메모리 - 플래시 메모리
    플래시 메모리는 전기적으로 데이터의 쓰기 및 삭제가 가능한 비휘발성 메모리 기술로, 마스오카 후지오 박사가 발명하여 카메라 플래시와 유사한 소거 방식으로 인해 명명되었으며, NOR형과 NAND형으로 나뉘어 각기 다른 분야에 적용된다.
  • 컴퓨터 메모리 - 메모리 계층 구조
    메모리 계층 구조는 CPU 데이터 접근 속도 향상을 위해 레지스터, 캐시, RAM, 보조 기억 장치 등으로 구성되며, 속도, 용량, 비용이 다른 계층들을 통해 효율적인 메모리 관리를 가능하게 한다.
레이스트랙 메모리
개요
자기 트랙 메모리 애니메이션
자기 트랙 메모리의 개념도
종류비휘발성 메모리
설명자기 와이어 내부의 자기 구역 벽을 이동시켜 데이터를 저장하고 읽는 기술
스핀트로닉스 기반의 비휘발성 메모리의 한 종류
작동 원리
데이터 저장자기 와이어 내부에 존재하는 자기 구역 벽의 유무로 표현
자기 구역 벽이 있으면 1, 없으면 0으로 표현 가능
데이터 이동스핀 편극된 전류를 자기 와이어에 흘려 자기 구역 벽을 이동시킴
데이터 읽기/쓰기자기 저항 효과를 이용하여 자기 구역 벽의 존재 유무를 감지
자기 구역 벽의 위치를 제어하여 데이터 쓰기 가능
특징
장점고밀도: 나노미터 크기의 자기 구역 벽을 이용하여 집적도 향상 가능
비휘발성: 전원 공급이 없어도 데이터 유지
고속 동작: 자기 구역 벽의 이동 속도를 빠르게 제어 가능
저전력 소비: 자기 구역 벽 이동에 필요한 에너지 효율적
3차원 집적 가능성: 수직 방향으로 메모리 셀을 쌓아 올릴 수 있어 고밀도화에 유리
단점아직 개발 단계: 상용화까지 기술적 과제 존재
자기 구역 벽 이동 제어의 어려움: 안정적인 동작을 위한 연구 필요
온도 변화에 민감: 성능 저하 가능성 존재
응용 분야
차세대 메모리솔리드 스테이트 드라이브 (SSD) 대체 가능
DRAM 및 SRAM 대체 가능
임베디드 메모리모바일 기기, 웨어러블 기기 등에 적용 가능
기타뉴로모픽 컴퓨팅
인공지능 하드웨어
관련 연구
연구 기관IBM 알마덴 연구소
스탠포드 대학교
싱가포르 국립 대학교
연구 동향자기 구역 벽 이동 속도 향상
자기 구역 벽 위치 제어 정확도 향상
소자 신뢰성 확보
3차원 집적 기술 개발
기술적 과제
자기 구역 벽 이동 제어안정적이고 정확한 자기 구역 벽 이동 기술 확보 필요
외부 환경 변화에 강인한 소자 개발 필요
소자 신뢰성장기간 사용 시 데이터 유지 능력 및 성능 저하 방지
생산 비용대량 생산을 위한 경제적인 제조 공정 개발 필요

2. 구조 및 작동 원리

레이스트랙 메모리는 스핀-정합 전류를 사용하여 나노 크기의 자성체 와이어(자기 나노 와이어)를 따라 자기 도메인을 이동시키는 방식으로 작동하는 기억 장치이다. 기본적으로 자기 나노 와이어, 기록 소자, 판독 소자로 구성된다. 전류가 와이어를 통과하면, 자기 도메인들은 와이어 근처에 위치한 자기 읽기/쓰기 헤드를 지나가게 되며, 이 헤드는 도메인의 자화 방향을 변경하여 데이터를 기록하거나, 자화 방향을 감지하여 데이터를 판독한다. 자기 나노 와이어는 보통 폭 200nm, 두께 100nm 정도의 퍼멀로이로 만들어지며[14], 내부에 데이터를 저장하는 여러 자기 구역으로 나뉜다.

이러한 작동 방식은 1960년대와 1970년대의 버블 메모리나, 1940년대와 1950년대 UNIVAC 및 EDSAC 컴퓨터에 사용된 지연선 메모리와 유사한 개념에 기반한다. 하지만 스핀트로닉 자기 저항 센서 기술의 발전을 통해 훨씬 작은 자기 도메인을 사용하여 더 높은 저장 밀도를 구현할 수 있다는 차이점이 있다.

레이스트랙 메모리 장치는 다수의 나노 와이어와 읽기/쓰기 헤드로 구성되며, 두 가지 주요 배열 방식이 고려되었다.


  • 평면 배열: 평평한 와이어를 격자 형태로 배열하고 근처에 읽기/쓰기 헤드를 두는 가장 간단한 방식이다.
  • 수직 배열: U자형 와이어를 수직으로 세워 기본 기판 위의 읽기/쓰기 헤드 격자 위에 배치하는 방식이다. 이 방식은 2차원 면적 증가 없이 와이어 길이를 늘려 저장 용량을 높일 수 있지만, 개별 도메인이 읽기/쓰기 헤드에 도달하기까지 이동 거리가 길어져 임의 접근 시간이 느려질 수 있다.


두 배열 방식 모두 동일한 처리량을 제공하며, 실제 생산에서는 3차원 수직 배열의 대량 생산 가능성이 주요 관심사였다. 생산 과정에서 와이어 폭은 약 50nm까지 축소될 수 있을 것으로 예상되었다.

2008년 4월 10일, IBM의 스튜어트 파킨은 레이스트랙 메모리의 개념과 기초 실험 결과를 발표했다[14]. 이 기술은 대용량, 고속, 저전력, 비휘발성, 저비용의 장점을 모두 갖춘 차세대 메모리로 주목받았다[14]. 레이스트랙 메모리는 HDD의 대용량 특성과 MRAM의 속도 및 비휘발성 특성을 결합한 형태로 볼 수 있다. 플래시 메모리와 달리 전하의 이동 없이 자벽(자기 구역 경계)의 위치를 전류 펄스로 직접 제어하여 데이터를 읽고 쓰기 때문에, 읽기 및 쓰기 속도를 향상시킬 수 있다[14][15][16]. 기록 소자는 주로 자기 나노 와이어 근처의 배선이며, 판독 소자로는 자기 터널 접합 소자(MTJ 소자)가 사용된다[14].

2. 1. 기록 방식

레이스트랙 메모리의 기록 소자는 기본적으로 자기 나노 와이어에 근접하게 배치된 배선으로 구성된다. 이 배선에 전류를 흘려보내면 자기장이 유도되고, 이 자기장이 자기 나노 와이어를 자화시켜 데이터를 기록한다[14].

또한, 스핀-정합 전류를 이용하여 자기 도메인 자체를 이동시키는 방식도 사용된다. 전류가 퍼멀로이 나노 와이어를 통과하면, 와이어 근처의 자기 읽기/쓰기 헤드가 자기 도메인의 배열(비트 패턴)을 변경하여 정보를 기록할 수 있다. 기록된 정보(자화 방향이 반전되는 경계 영역인 자벽)는 자기 나노 와이어에 가해지는 전류 펄스에 의해 이동될 수 있으며, 이는 정보 접근과 관련된다[15][16].

2. 2. 판독 방식

판독 소자는 자기 터널 접합 소자(MTJ 소자)로 구성된다[14]。 데이터를 읽어들일 때는 자기 나노 와이어 내의 자벽(자기 도메인의 경계)을 전류 펄스를 이용해 이동시켜 판독 소자 위치로 가져온다[15][16]。 MTJ 소자는 자성층의 자화 방향과 자기 나노 와이어의 자화 방향을 비교하며, 이 비교 결과에 따라 MTJ 소자를 통과하는 전기 저항 값이 달라진다[14]。 레이스트랙 메모리는 바로 이 저항 값의 변화를 감지하여 저장된 데이터 '0' 또는 '1'을 읽어들인다[14]。

MRAM(자기 저항 메모리)의 경우 MTJ 소자 하나하나가 1비트의 정보를 저장하는 기억 소자로 사용되지만, 레이스트랙 메모리에서는 MTJ 소자를 데이터를 읽어들이는 판독 소자로만 활용한다는 점에서 구조적인 차이가 있다[14]。 이러한 차이로 인해, 예를 들어 1Gbit 용량의 메모리를 만들 때 MRAM은 10억 개가 넘는 MTJ 소자의 특성을 개별적으로 정밀하게 제어하며 제조해야 하는 기술적 어려움이 따른다[14]。 반면, 레이스트랙 메모리는 자기 나노 와이어 하나당 최소 1개의 MTJ 소자만 있으면 되기 때문에 상대적으로 제조 공정이 단순해지고, 이는 곧 생산 비용 절감으로 이어지는 장점을 가진다[14]。

2. 3. 자기 도메인 이동

레이스트랙 메모리는 스핀-정합 전류를 이용하여 나노 크기의 퍼멀로이 와이어를 따라 자기 도메인을 이동시킨다. 자기 나노 와이어에 전류 펄스를 가하면, 자화 방향이 반전되는 경계 영역인 자벽에 전자의 스핀이 주입된다. 이 스핀 주입은 자벽의 위치를 변화시켜 0과 1의 정보가 기록된 자기 도메인을 이동시키며, 이 도메인들이 와이어 근처의 자기 읽기/쓰기 헤드를 지나가게 된다. 이 과정을 통해 전류 펄스와 동기화하여 데이터를 읽고 쓴다[15][16]。

데이터 기록은 자기 나노 와이어 가까이에 있는 배선을 통해 이루어진다. 이 배선에 전류를 흘려 발생시킨 자기장을 이용하여 자기 나노 와이어의 특정 부분을 원하는 방향으로 자화시켜 정보를 기록한다[14]。 데이터를 읽는 데는 자기 터널 접합 소자(MTJ 소자)가 사용된다. 이 소자는 자성층의 자화 방향과 자기 나노 와이어 내 자기 도메인의 자화 방향을 비교한다. 두 자화 방향의 상대적인 차이에 따라 MTJ 소자를 통과하는 전기 저항값이 변하게 되는데, 이 저항 값의 변화를 감지하여 저장된 데이터를 읽어들인다[14]。

3. 다른 메모리와의 비교

레이스트랙 메모리는 DRAM이나 플래시 메모리와 같은 기존의 주요 메모리 기술들을 대체하여 다양한 전자기기에서 폭넓게 사용될 수 있는 범용 메모리 장치를 목표로 개발되고 있는 여러 신기술 중 하나이다.[3][4] 이러한 목표를 달성하기 위해 레이스트랙 메모리는 기존 기술뿐만 아니라 함께 연구되는 자기 저항성 랜덤 액세스 메모리(MRAM), 상 변화 메모리(PCRAM), 강유전체 RAM(FeRAM) 등 다른 차세대 메모리 기술들과 비교 평가된다.

주요 비교 항목은 접근 속도와 데이터 전송률로 대표되는 성능과 단위 면적당 저장 용량을 의미하는 저장 밀도이다. 레이스트랙 메모리는 이론적으로 하드 디스크 드라이브보다는 월등히 빠르면서 DRAM과 비슷한 수준의 접근 속도를 가지며, 플래시 메모리보다 더 높은 저장 밀도를 구현할 잠재력을 가진 것으로 기대된다.

3. 1. 성능 비교

2008년 예측에 따르면, 레이스트랙 메모리는 임의의 비트를 읽거나 쓰는 데 약 20~32 ns의 성능을 제공할 것으로 예상되었다. 이는 약 10,000,000 ns가 걸리는 하드 디스크 드라이브보다는 훨씬 빠르며, 20~30 ns 수준인 기존 DRAM과 비슷한 수준이다. 다만 약 0.2 ns의 속도를 내는 SRAM보다는 느리지만, SRAM은 비용이 더 높다는 단점이 있다. 일부 연구에서는 "저장소(storage)" 개념을 도입하여 접근 시간을 약 9.5 ns까지 개선하는 방안도 논의되었다.[3][4]

데이터 전송 속도(집계 처리량) 측면에서는 레이스트랙 메모리가 약 250~670 Mbit/s를 기록할 것으로 예측되었다. 이는 단일 DDR3 DRAM의 12,800 Mbit/s보다는 느리지만, 고성능 하드 드라이브(약 1000 Mbit/s)나 플래시 메모리(1000~4000 Mbit/s)와 비교할 수 있다.[3][4]

'''주요 메모리 기술 성능 비교 (2008년 예측 기준)'''
기술임의 접근 시간 (ns)집계 처리량 (Mbit/s)주요 특징
레이스트랙 메모리20 ~ 32 (개선 시 9.5)250 ~ 670비휘발성, 고밀도 잠재력
HDD~10,000,000~1000기계식, 저렴한 대용량
DRAM20 ~ 3012,800 (DDR3 기준)휘발성, 빠른 속도, 주 메모리
SRAM~0.2(높음)휘발성, 매우 빠름, 고비용, 캐시 메모리
플래시 메모리(다양함, DRAM보다 느림)1000 ~ 4000비휘발성, 쓰기 횟수 제한



레이스트랙 메모리는 DRAM이나 플래시 메모리 같은 기존 메모리를 대체하여 다양한 용도로 사용될 수 있는 범용 메모리를 목표로 개발된 여러 신기술 중 하나이다. 경쟁 기술로는 자기 저항성 랜덤 액세스 메모리(MRAM), 상 변화 메모리(PCRAM), 강유전체 RAM(FeRAM) 등이 있다. 이들 대부분은 플래시 메모리와 비슷하거나 낮은 밀도를 가지지만, 쓰기 내구성에 제한이 없다는 장점이 있다. 예를 들어, 필드-MRAM은 약 3 ns의 빠른 접근 시간을 제공하지만 셀 크기가 25~40 F2로 커서 밀도가 낮다. PCRAM은 약 5.8 F2의 셀 크기로 플래시와 비슷한 수준의 높은 밀도를 가지며, 약 50 ns의 괜찮은 성능을 제공한다. 하지만 밀도 측면에서는 레이스트랙 메모리가 이들 기술보다 우위를 가질 잠재력이 있다. 예를 들어, PCRAM이 50 ns 동안 한 번 접근하는 동안 레이스트랙 메모리는 약 5개의 비트를 이동시킬 수 있어, 유효 셀 크기(물리적 셀 크기 / 저장 비트 수) 측면에서 더 효율적이다 (예: 20 F2 / 5 비트 = 4 F2).[4]

메모리 기술의 밀도는 보통 하나의 비트를 저장하는 데 필요한 면적인 '셀 크기'로 비교하며, F2 단위 (F는 공정 기술의 최소 선폭)로 표시한다. 하드 디스크 드라이브는 이론적 한계가 약 650 nm2/비트로 여겨졌다.[5] DRAM의 셀 크기는 약 6 F2이고, SRAM은 약 120 F2이다. 현재 널리 쓰이는 비휘발성 메모리 중 가장 밀도가 높은 것은 NAND 플래시 메모리로, 셀당 3비트를 저장하여 유효 셀 크기는 약 1.5 F2 (물리적 크기 약 4.5 F2)이다. NOR 플래시 메모리는 유효 4.75 F2 (9.5 F2 셀에 2비트 저장)로 밀도가 약간 낮다.[4] 레이스트랙 메모리는 U자형 구조에서 셀당 10~20 비트를 저장할 수 있으며, 물리적 셀 크기는 최소 약 20 F2 정도로 예상되었다. 다만, 트랙 내 비트의 위치에 따라 읽기/쓰기 센서까지 도달하는 시간이 달라져 접근 시간이 10 ns에서 1000 ns까지 가변적일 수 있다는 특징이 있다.[4]

3. 2. 밀도 비교

레이스트랙 메모리는 DRAM이나 플래시 메모리 같은 기존 메모리 기술을 대체하여 다양한 용도로 사용될 수 있는 범용 메모리를 목표로 개발되었다. 자기 저항성 랜덤 액세스 메모리(MRAM), 상 변화 메모리(PCRAM), 강유전체 RAM(FeRAM) 등 여러 차세대 메모리 기술과 경쟁 관계에 있다. 이들 경쟁 기술 대부분은 플래시 메모리와 비슷하거나 낮은 저장 밀도를 가지지만, 쓰기 횟수 제한이 없다는 장점이 있다. 예를 들어, 필드-MRAM은 3ns 수준의 빠른 접근 속도를 보이지만 셀 크기가 25~40 F2[3][4]로 커서 대용량 저장 장치보다는 SRAM 대체용으로 적합하다. PCRAM은 약 5.8 F2의 셀 크기로 플래시 메모리와 비슷한 수준의 높은 밀도를 가지며, 약 50ns의 비교적 우수한 성능을 제공한다.[3][4]

하지만 이러한 기술들은 전반적인 성능, 특히 저장 밀도 측면에서 레이스트랙 메모리의 잠재력에는 미치지 못할 것으로 예상되었다. 메모리 장치의 저장 밀도는 보통 하나의 비트를 저장하는 데 필요한 면적인 '셀 크기'로 비교하며, F2 단위로 표시한다. 여기서 'F'는 공정 기술의 최소 선폭을 의미하는 설계 규칙상의 특징 크기(feature size)이다. 플래시 메모리나 레이스트랙 메모리처럼 하나의 셀에 여러 비트를 저장하는 경우도 있지만, 유효 셀 크기를 계산하여 비교할 수 있다.

현재 널리 사용되는 비휘발성 메모리 중 가장 밀도가 높은 것은 NAND 플래시로, 셀 크기는 약 4.5 F2이지만 셀당 3비트를 저장하여 유효 셀 크기는 1.5 F2에 불과하다. NOR 플래시는 9.5 F2 셀에서 2비트를 저장하여 유효 셀 크기는 4.75 F2이다.[4] DRAM의 셀 크기는 약 6 F2, SRAM은 약 120 F2로 밀도가 훨씬 낮다. 하드 디스크 드라이브는 이론적 한계가 약 650 nm2/비트로 추정된다.[5]

이에 비해 레이스트랙 메모리, 특히 수직(U자형) 구조의 경우, 셀 하나의 물리적 크기는 최소 약 20 F2 정도로 다른 기술보다 크지만, 셀당 10~20 비트를 저장할 수 있어 유효 셀 크기는 1~2 F2 수준으로 잠재적으로 훨씬 높은 저장 밀도를 달성할 수 있다.[3][4] 예를 들어, 50ns의 시간 동안 PCRAM은 1비트를 처리하지만, 레이스트랙 메모리는 약 5비트를 처리할 수 있어 유효 셀 크기(20 F2/5 = 4 F2) 측면에서 PCRAM보다 우수하다. 다만, 레이스트랙은 트랙 내 비트 위치에 따라 접근 시간이 10ns에서 1000ns까지 가변적이라는 특징이 있다. 이는 자기 도메인이 읽기/쓰기 센서를 약 100 m/s의 속도로 지나가기 때문이다.[3][4]

아래는 주요 메모리 기술들의 특징을 비교한 표이다.

주요 메모리 기술 비교
메모리 종류셀 크기 (F2)유효 셀 크기 (F2)셀당 비트 수접근 시간 (대략)비고
하드 디스크 드라이브---~10,000,000 ns약 650 nm2/비트[5]
SRAM~120~1201~0.2ns고성능, 저밀도, 고비용
DRAM~6~6120ns-30ns주기억장치
NOR 플래시~9.5~4.752-[4]
NAND 플래시~4.5~1.53-현재 최고 밀도 비휘발성 메모리
PCRAM~5.8~5.81~50ns플래시 유사 밀도, 양호한 성능
필드-MRAM25-4025-401~3ns고성능, 저밀도
RRAM / STT-MRAM~8 (예시)~4 (예시)2 (예시)~10ns레이스트랙 비교 대안 (소스 내 예시)
레이스트랙 메모리 (수직형)~20 (최소)~1-210-2010ns-1000ns (가변)잠재적 최고 밀도[3][4]



레이스트랙 메모리는 구조적으로 저장 밀도가 높은 3차원 수직형(U자형)과 제조가 비교적 용이한 2차원 평면형 두 가지 방식이 고려되었다.

3. 3. 셀 크기 비교

메모리 장치의 저장 밀도를 비교할 때는 주로 셀 크기를 기준으로 삼는다. 셀 크기는 일반적으로 하나의 비트(bit)를 저장하는 데 필요한 면적을 의미하며, F2 단위로 표현된다. 여기서 'F'는 해당 기술의 최소 설계 규칙(feature size)으로, 보통 금속 라인의 폭을 나타낸다.[4]

다양한 메모리 기술의 셀 크기를 비교하면 다음과 같다.

  • 하드 디스크 드라이브는 자기 표면에 데이터를 기록하는 방식으로, 약 650 nm2/비트의 저장 밀도에서 이론적 한계에 도달할 것으로 예측되었다.[5] 이는 다른 반도체 메모리와 직접 비교하기는 어렵지만, 매우 높은 저장 밀도를 가짐을 알 수 있다.
  • SRAM은 약 120 F2의 셀 크기를 가져 밀도가 가장 낮지만 접근 속도가 매우 빠르다.
  • DRAM은 약 6 F2의 셀 크기를 가진다.
  • 플래시 메모리는 현재 널리 사용되는 비휘발성 메모리 중 가장 밀도가 높다.
  • NAND 플래시는 셀 크기가 약 4.5 F2이며, 셀당 3비트를 저장하여 유효 셀 크기는 1.5 F2까지 작아진다.
  • NOR 플래시는 셀 크기가 9.5 F2이고 셀당 2비트를 저장하여 유효 셀 크기는 4.75 F2이다.[4]
  • 다른 차세대 메모리 기술들도 개발 중이다.
  • PCRAM은 약 5.8 F2의 셀 크기를 가진다.
  • 필드-MRAM은 25-40 F2의 비교적 큰 셀 크기를 가진다.


레이스트랙 메모리는 하나의 셀에 여러 비트(약 10~20 비트)를 저장하는 방식으로 작동한다. 물리적인 셀 자체의 크기는 최소 약 20 F2로 다른 메모리 기술보다 클 수 있지만, 여러 비트를 저장하므로 유효 셀 크기는 1~2 F2 (20 F2 / 10~20 비트) 수준으로 매우 작아질 수 있다. 이는 NAND 플래시의 유효 셀 크기(1.5 F2)와 비슷하거나 더 작은 수준으로, 잠재적으로 매우 높은 저장 밀도를 제공할 수 있음을 의미한다. 다만, 레이스트랙 메모리는 트랙의 특정 위치에 있는 비트에 접근하는 데 걸리는 시간(지연 시간)이 비트의 위치에 따라 달라진다는 특징이 있다.[4]

아래 표는 주요 메모리 기술들의 셀 크기를 비교한 것이다. (F2 단위 기준)

메모리 종류셀 크기 (F2)유효 셀 크기 (F2)비고
SRAM120 F2120 F2
필드-MRAM25-40 F225-40 F2
NOR 플래시9.5 F2[4]4.75 F2[4]셀당 2비트 저장 가정[4]
DRAM~6 F2~6 F2
PCRAM~5.8 F2~5.8 F2
NAND 플래시~4.5 F21.5 F2셀당 3비트 저장 가정
레이스트랙 메모리~20 F21~2 F2셀당 10~20 비트 저장 가정


3. 4. 소비 전력

레이스트랙 메모리는 저전력으로 작동할 것으로 예상된다.

4. 개발 과제

초기 실험 장치에서는 자기 도메인이 와이어를 통해 느리게 이동하며, 이를 움직이기 위해 수 마이크로초 단위의 긴 전류 펄스가 필요하다는 한계가 있었다. 이는 예상보다 최대 1000배 느린 속도로, 하드 드라이브와 비슷한 성능 수준이었다.[1] 최근 연구에 따르면, 이러한 문제는 와이어 결정 구조의 미세한 불완전성 때문에 도메인이 '갇히는' 현상 때문인 것으로 밝혀졌다. 연구진은 X선 현미경을 이용해 도메인 경계를 직접 관찰하여, 이러한 불완전성이 없을 경우 도메인 벽이 수 나노초의 짧은 펄스만으로도 이동할 수 있음을 확인했다. 이는 약 110 m/s의 속도에 해당한다.[2]

레이스트랙 메모리는 도메인을 이동시키기 위해 와이어 길이에 비례하는 전압과 높은 전류 밀도 (>108 A/cm2)를 필요로 한다. 예를 들어, 단면적이 30 nm x 100 nm인 와이어는 3mA 이상의 전류가 필요하다.[3] 이는 전기 이동 현상과 유사하게 도메인 벽을 밀어내기 위한 조건이다. 결과적으로, 이러한 높은 전류 요구는 STT-RAM이나 플래시 메모리와 같은 다른 메모리 기술에 비해 전력 소비가 크다는 단점으로 이어진다.[4]

또 다른 주요 과제는 도메인 벽이 예측 불가능하게, 즉 무작위적인 위치에서 이동하고 멈추는 확률적 특성이다.[5] 연구자들은 이 문제를 해결하기 위해 나노와이어 가장자리에 미세한 홈(노치)을 만들거나,[6] 구조적으로 어긋난 나노와이어를 사용하는 방법을 시도해왔다.[7] 특히 어긋난 나노와이어 구조는 실험을 통해 도메인 벽을 정확하게 제어하는 데 효과가 있음이 입증되었다.[8] 최근에는 나노와이어의 조성을 국소적으로 변경하여 자기적 특성을 조절하는 비 기하학적 접근 방식도 제안되고 있다. 이를 위해 어닐링 유도 확산이나 이온 주입과 같은 기술이 활용된다.[9][10]

5. 배열

생산 과정에서 와이어를 약 50nm까지 축소할 수 있을 것으로 예상되었다. 레이스트랙 메모리에는 두 가지 배열 방식이 고려되었다.

첫 번째 방식은 평평한 와이어를 격자 형태로 배열하고, 그 근처에 읽기/쓰기 헤드를 배치하는 비교적 간단한 구조이다. 더 많이 연구된 다른 방식은 U자 형태로 구부린 와이어를 기본 기판 위에 수직으로 세우고, 그 아래에 읽기/쓰기 헤드를 격자 형태로 배치하는 구조이다.

이 수직 배열 방식은 2차원 면적을 늘리지 않으면서 와이어 길이를 더 길게 만들 수 있다는 장점이 있다. 하지만 데이터를 읽거나 쓰려면 자기 도메인이 와이어를 따라 더 긴 거리를 이동해야 하므로, 임의 접근 시간이 느려질 수 있다는 단점이 있다. 두 가지 배열 방식 모두 데이터 처리량은 동일하다. 실제 생산에서는 3차원 구조인 수직 배열 방식을 대량으로 만드는 것이 기술적으로 가능한지가 중요한 문제였다.

6. 특허

IBM은 레이스트랙 메모리 기술과 관련하여 여러 특허를 보유하고 있다. 대표적인 특허는 다음과 같다.

참조

[1] 웹사이트 Spintronics Devices Research, Magnetic Racetrack Memory Project https://web.archive.[...] 2007-09-15
[2] 논문 Current-Controlled Magnetic Domain-Wall Nanowire Shift Register 2008-04
[3] 뉴스 ITRS 2011 https://web.archive.[...] 2012-11-08
[4] 논문 Magnetic Domain-Wall Racetrack Memory 2008-04-11
[5] 문서 1 Tbit/in2 is approx. 650nm²/bit.
[6] 뉴스 'Racetrack' memory could gallop past the hard disk https://www.newscien[...] 2007-05-11
[7] 논문 Domain Wall Motion Control for Racetrack Memory Applications 2019-03
[8] 논문 Current-Controlled Magnetic Domain-Wall Nanowire Shift Register
[9] 논문 Controlled spin-torque driven domain wall motion using staggered magnetic wires
[10] 기타 Staggered Domain Wall Memory https://www.youtube.[...] 2019-02-24
[11] 논문 Staggered Magnetic Nanowire Devices for Effective Domain-Wall Pinning in Racetrack Memory 2019-02-08
[12] 논문 Tuning magnetic properties for domain wall pinning via localized metal diffusion
[13] 논문 Nanoscale Compositional Modification in Co/Pd Multilayers for Controllable Domain Wall Pinning in Racetrack Memory
[14] 웹사이트 IBMの最終兵器「レーストラック・メモリ」が登場 https://pc.watch.imp[...] 2019-01-02
[15] 웹사이트 磁石を使ったメモリに道：磁壁の電流による移動の要因を解明 http://www.kyoto-u.a[...] 2019-01-02
[16] 웹사이트 磁壁移動の閾電流値を下げる新しい方法の発見：次世代磁壁メモリの実現に前進 http://www.kyoto-u.a[...] 2019-01-02
[17] 웹인용 Spintronics Devices Research, Magnetic Racetrack Memory Project http://www.almaden.i[...] 2024-06-03
[18] 저널 인용 Current-Controlled Magnetic Domain-Wall Nanowire Shift Register April 2008


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com