하버드 아키텍처

3. 하버드 아키텍처의 부활과 현대적 응용

최근 CPU의 성능이 메모리의 속도에 비해 크게 향상되면서, 메모리 속박 문제가 발생했다. 이 문제를 해결하기 위해 캐시라고 불리는 작고 빠른 메모리가 도입되었다. CPU는 필요한 데이터가 캐시에 있으면 성능 향상을 얻지만, 캐시에 없으면 주 메모리에서 데이터를 가져와야 한다.

현대의 고성능 CPU 설계는 하버드 아키텍처와 폰 노이만 아키텍처를 모두 도입하고 있다. 캐시 메모리는 보통 명령어용과 데이터용으로 분리되어 있으며, CPU와 캐시의 관계에는 하버드 아키텍처가 활용된다.

하버드 아키텍처는 특수한 디지털 신호 처리 프로세서(DSP)에서 자주 사용된다. 예를 들어, 아날로그 디바이스의 블랙핀 프로세서가 있다. 범용 마이크로컨트롤러도 하버드 아키텍처에 기반을 두고 있는데, 마이크로칩 테크놀로지사의 PIC 마이크로컨트롤러, Atmel사의 AVR 마이크로컨트롤러 등이 그 예이다. 이러한 프로세서는 프로그램과 데이터를 저장하는 작은 메모리를 내장하고 있으며, 프로그램 메모리와 데이터 메모리가 분리되어 있어 각자 다른 비트수를 사용할 수 있다.

3. 1. 현대적 응용 사례

4. 변형 하버드 아키텍처

변형 하버드 아키텍처는 하버드 아키텍처와 비슷하지만, CPU가 두 개 이상의 메모리 버스에 동시에 접근할 수 있도록 명령어와 데이터 간의 엄격한 분리를 완화한다. 가장 일반적인 수정은 공통 주소 공간으로 지원되는 별도의 명령어 및 데이터 CPU 캐시를 포함하는 것이다. CPU가 캐시에서 실행되는 동안에는 순수한 하버드 머신처럼 작동하며, 백업 메모리에 접근할 때는 폰 노이만 머신처럼 작동한다. 이러한 수정은 ARM 아키텍처, Power ISA, x86 프로세서와 같은 현대 프로세서에서 널리 사용된다.^[14]

또 다른 수정 사항은 ROM 또는 플래시 메모리와 같은 명령어 메모리와 CPU 사이에 경로를 제공하여 명령어 메모리의 내용을 읽기 전용 데이터로 처리할 수 있도록 하는 것이다. 이 기술은 Atmel AVR을 포함한 일부 마이크로컨트롤러에서 사용된다. 이를 통해 텍스트 문자열 또는 함수 테이블과 같은 상수 데이터는 먼저 데이터 메모리에 복사할 필요 없이 접근할 수 있으며, 읽기/쓰기 변수를 위해 부족한 데이터 메모리를 보존할 수 있다. 명령어 메모리에서 데이터를 읽기 위한 특수 기계어 명령이 제공되거나, 주변 인터페이스를 사용하여 명령어 메모리에 접근할 수 있다.

5. 메모리 세부 사항

하버드 아키텍처에서는 두 개의 메모리가 특징을 공유할 필요가 없다. 특히, 워드 폭, 타이밍, 구현 기술, 메모리 주소 구조가 다를 수 있다.^[14] 일부 시스템에서는 명령어 메모리가 데이터 메모리보다 훨씬 커서 명령어 주소가 데이터 주소보다 더 넓다.^[14]

6. 장점과 단점

하버드 아키텍처는 CPU 성능 향상에 기여하지만, 프로그램 실행 중 데이터 처리에 있어서는 별도의 과정이 필요하다는 단점도 존재한다.

CPU 성능이 메모리 속도보다 크게 향상되면서, 메모리 접근 횟수를 줄이는 것이 중요해졌다. 이를 위해 캐시라는 고속 메모리를 사용하여 성능을 높인다. 최신 CPU는 하버드와 폰 노이만 구조를 모두 활용하는데, CPU와 캐시 사이에는 하버드 아키텍처를, CPU 외부에는 폰 노이만 구조를 적용한다.

하버드 아키텍처는 아날로그 디바이스의 블랙핀 프로세서나, 마이크로칩 테크놀로지사의 PIC, ATMEL사의 AVR 마이크로 컨트롤러와 같은 범용 마이크로 컨트롤러 등 특수한 디지털 신호 처리 장치에서 자주 쓰인다.^[13]

폰 노이만 아키텍처는 CPU가 같은 신호 경로를 통해 명령과 데이터를 읽고 쓰기 때문에, 메모리 접근 속도가 느리면 성능 저하(폰 노이만 병목 현상)가 발생한다. 그러나 마이크로컨트롤러처럼 사용자가 프로그램을 교체할 필요가 없는 경우에는 여전히 하버드 아키텍처가 사용된다.

최근 고성능 프로세서는 캐시 메모리를 명령어 캐시와 데이터 캐시로 나누어 하버드 아키텍처를 도입하기도 한다.

6. 1. 장점

6. 2. 단점

7. 명령/데이터 분리 캐시 문제

범용 마이크로프로세서에서 명령 캐시와 데이터 캐시를 분리하고, 라이트백(write back)형 캐시를 사용할 경우 문제가 발생한다. 라이트백형은 캐시의 내용을 CPU에서 수정했을 때 주 메모리에 바로 반영하지 않고 보관하는 방식이다. 반면 주 메모리도 동시에 수정하는 캐시는 라이트 스루(write through)형 캐시라고 한다.

컴파일러를 사용하여 실행 파일을 만들 때, 메모리 맵 파일로 만들면 명령 줄이 데이터 캐시에 남게 된다. 따라서 컴파일 후 바로 실행하면 명령 줄이 주 메모리에 반영되지 않아 실행이 실패할 수 있다. 이는 인터프리터와 컴파일러가 통합된 일부 고급 언어나 개발 환경에서 더 자주 발생한다.

이 문제는 하버드 아키텍처의 일부에서 발생하지만, 본질적으로는 폰 노이만 구조이기 때문에 발생한다. 폰 노이만 구조에서 프로그램 명령어 자체를 수정하는 기술(동적 로딩, 동적 컴파일, 자기 수정 코드 등)을 사용하면 캐시 일관성 문제가 발생할 수 있다.

참조

_[1] 서적 Embedded Systems Architecture: A Comprehensive Guide for Engineers and Programmers https://books.google[...] Newnes 2005
_[2] 학술회의 Minimal Instruction Set AES Processor using Harvard Architecture https://ieeexplore.i[...] 2010
_[3] 학술회의 Design of a 16-Bit Harvard Structure RISC Processor in Cadence 45nm Technology https://ieeexplore.i[...] 2019
_[4] 서적 VLSI Risc Architecture and Organization https://books.google[...] Routledge 2017-09-19
_[5] 학술지 The Myth of the Harvard Architecture https://ieeexplore.i[...] 2022-09-30
_[6] 웹사이트 Kalimba DSP: User guide http://file.elecfans[...] 2006-07
_[7] 뉴스 386 vs. 030: the Crowded Fast Lane http://www.drdobbs.c[...] Dr. Dobb's Journal 1988-01
_[8] 서적 Embedded systems programming in C and Assembly https://www.worldcat[...] Van Nostrand Reinhold 1994
_[9] 웹사이트 Embedded Systems Programming: Perils of the PC Cache https://users.ece.cm[...] 2022-05-26
_[10] 학술지 Architecture of a digital signal processor https://ieeexplore.i[...] 1985
_[11] 학술회의 Design of a high performance microcontroller https://ieeexplore.i[...] 2004
_[12] 문서 ハーバード・アーキテクチャと意図的に並べる場合、ノイマン型を「プリンストン・アーキテクチャ」と、大学名で合わせて呼ぶことがある。
_[13] 데이터시트 PIC16F627A/628A/648A DataSheet 2009
_[14] 설명서 AVR Processor manual - LPM instruction