정적 램

3. 특징

정적 램(SRAM)은 다이나믹 램(DRAM)과 비교하여 다음과 같은 특징을 갖는다.

• 주기적인 리프레시(회복 동작)가 불필요하다.^[34]
• 내부 구조가 복잡하여 고밀도로 실장할 수 없고, 대용량 메모리에는 적합하지 않아 기억 용량당 단가가 높다.
• 고속으로 정보의 입출력이 가능하다.
• 아이들 상태에서는 낮은 소비전력을 가진다.
• 제어가 용이하고(인터페이스가 단순) “랜덤 액세스성”을 가진다고 할 수 있다.
• “데이터 잔류 현상”^[34]이 있지만, 기본적으로 전력 공급이 없어지면 기억 내용이 손실되는 휘발성 메모리이다.

4. 종류

정적 램(SRAM)은 다양한 기준에 따라 여러 종류로 구분될 수 있다.

'''트랜지스터 종류에 따른 구분'''

'''기능에 따른 구분'''

'''특징에 따른 구분'''

'''기타'''

• nvSRAM: 표준 SRAM 기능을 가지면서 전원 공급이 중단되어도 데이터를 저장하여 중요한 정보 보존을 보장한다.^[18]
• BBSRAM (Battery Backup SRAM): nvSRAM이라고 불리기도 하며, 대용량 콘덴서와 불휘발성 메모리 셀을 내장하여 주 전원이 꺼지면 자동으로 SRAM에서 불휘발성 메모리로 데이터를 전송하여 유지한다.
• 의사 정적 RAM(PSRAM): 자체 갱신 회로가 결합된 DRAM이다.^[19] 외부적으로는 속도가 느린 SRAM처럼 보이지만, 실제 SRAM에 비해 밀도와 비용 면에서 이점이 있다.

4. 1. 트랜지스터 종류에 따른 구분

• 양극 SRAM (Bipolar SRAM): 매우 빠르지만 전력 소모가 크다. 현재는 거의 사용되지 않는다.^[1]
• CMOS SRAM: MOSFET(금속-산화물-반도체 전계 효과 트랜지스터)을 사용하며 저전력이다. 현재 가장 널리 사용되는 SRAM이다.^[1]
• 바이폴라 접합 트랜지스터(Bipolar Junction Transistor, BJT) SRAM: TTL 및 ECL 회로에 사용된다. 매우 빠르지만 전력 소모가 높다.^[1]

4. 2. 기능에 따른 구분

• 비동기 SRAM (비동기): 클록 주파수와 무관하게 작동하며, 데이터 입출력은 주소 전환에 의해 제어된다. 널리 사용되는 28핀 8K × 8 및 32K × 8 칩(예: 6264, 62C256) 등이 있으며, 칩당 최대 16Mbit까지 가능하다. 1990년대에는 빠른 접근 시간으로 인해 산업용 전자 장비, 계측 시스템, 하드 디스크, 네트워킹 장비 등 다양한 분야에서 캐시가 없는 소형 임베디드 프로세서의 주기억장치로 사용되었다. 비동기 SRAM은 4Kb에서 32Mb까지 용량의 제품이 있으며, 전력전자 등의 제어 장치(자동차의 차량용 전장품 등), 계측 시스템(IC 테스터), 하드 디스크 드라이브, 네트워크 장비(스위치, 라우터, IP 전화, DSLAM) 등에 사용된다.
• 동기식 SRAM (동기): 클록 신호의 변화 시점(엣지)을 모든 타이밍에 사용하며, 주소, 데이터 입력 및 기타 제어 신호는 클럭 신호와 연관된다. 오늘날에는 동기 DRAM(DDR SDRAM) 메모리가 사용되는 것처럼 동기 SRAM(예: DDR SRAM)이 비슷하게 사용된다. 동기 메모리 인터페이스는 파이프라이닝 아키텍처를 사용하여 접근 시간을 크게 줄일 수 있으므로 훨씬 빠르다. SRAM 메모리는 임의 접근에 훨씬 빠르기 때문에 주로 CPU 캐시, 소형 칩 내장 메모리, FIFO 또는 기타 소형 버퍼에 사용된다.

4. 3. 특징에 따른 구분

• ZBT (제로 버스 턴어라운드): 읽기와 쓰기 사이의 지연 시간이 없다. 턴어라운드는 SRAM에 대한 접근을 쓰기에서 읽기 또는 그 반대로 변경하는 데 걸리는 클록 사이클 수를 의미한다. ZBT SRAM의 턴어라운드 또는 읽기 및 쓰기 사이클 간의 대기 시간은 0이다.^[1][5]
• 싱크버스트 (SyncBurst SRAM 또는 동기 버스트 SRAM): 동기 버스트 쓰기 접근 기능을 제공하여 SRAM에 대한 쓰기 동작을 향상시킨다.^[2][6]
• DDR SRAM: 동기식, 단일 읽기/쓰기 포트를 가지며, 이중 데이터 속도(Double Data Rate) I/O를 지원한다.^[3][7]
• 쿼드 데이터 속도 SRAM (QDR SRAM): 동기식, 별도의 읽기 및 쓰기 포트를 가지며, 4배 데이터 속도(Quad Data Rate) I/O를 지원한다.^[4][8]

4. 4. 기타

5. 설계

일반적인 SRAM 셀은 6개의 MOSFET(6T SRAM 셀)으로 구성된다.^[20] 각 비트는 두 개의 상호 결합된 인버터를 형성하는 4개의 트랜지스터(M1, M2, M3, M4)에 저장된다. 이 저장 셀은 0과 1을 나타내는 두 개의 안정된 상태를 갖는다. 추가적인 두 개의 '액세스' 트랜지스터는 읽기 및 쓰기 작업 중 저장 셀에 대한 접근을 제어한다.^[20]

6. 동작 원리

SRAM 셀은 대기, 읽기, 쓰기의 세 가지 상태를 가진다. 읽기 및 쓰기 모드에서 SRAM은 각각 "읽기 안정성"과 "쓰기 안정성"을 가져야 한다.

• 대기 상태: 회로가 유휴 상태이다. 워드선(WL)이 선택되지 않으면, 접근 트랜지스터 M₅와 M₆는 셀을 비트선(BL)으로부터 분리한다. M₁과 M₄로 구성된 두 개의 상호 결합된 인버터는 전원에 연결되어 있는 한 서로를 계속해서 강화하며 상태를 유지한다.
• 읽기 상태: 데이터가 요청된 상태이다. 읽기 사이클은 두 비트 라인 BL과 BL을 높은(논리 '1') 전압으로 프리차징하는 것으로 시작된다. 그런 다음 워드 라인 WL을 활성화하면 접근 트랜지스터 M₅와 M₆가 모두 활성화되어 한 비트 라인 BL의 전압이 약간 떨어진다. 그러면 BL과 BL 라인 사이에 작은 전압 차이가 발생한다. 센스 앰프는 어느 라인의 전압이 더 높은지 감지하여 1 또는 0이 저장되었는지 판단한다. 센스 앰프의 감도가 높을수록 읽기 동작 속도가 빨라진다.^[29][30]
• 쓰기 상태: 내용을 업데이트하는 상태이다. 쓰기 사이클은 쓰려는 값을 비트 라인에 적용하는 것으로 시작된다. 0을 쓰려면, BL을 1로, BL을 0으로 설정하는 것과 같이, 0을 비트 라인에 적용한다. 이는 SR 래치에 리셋 펄스를 적용하는 것과 유사하며, 이로 인해 플립플롭의 상태가 변경된다. '1'은 비트 라인의 값을 반전하여 쓴다. 그런 다음 WL이 어서트되고 저장하려는 값이 래치된다.
• 버스 동작: 70ns의 접근 시간을 갖는 SRAM은 주소선이 유효해진 시점부터 70ns 이내에 유효한 데이터를 출력한다.

7. 응용 분야

CPU 내부의 캐시 메모리는 고속 동작이 필요하므로 SRAM이 사용된다.^[12] 마이크로컨트롤러에는 RAM 또는 캐시 형태로 SRAM이 내장되기도 한다.^[12]

SRAM은 임베디드 시스템 (산업 시스템, 과학 기술 시스템, 자동차의 차량용 전자 장치 등)에 사용된다.^[12]

디지털 신호 처리 (DSP)에서는 실시간 신호 처리를 위해 듀얼 포트 SRAM이 사용되기도 한다.^[13]

네트워크 장비에서는 라우터, 스위치 등에 버퍼 메모리로 SRAM이 사용된다.

그 외에도 하드 디스크 드라이브 버퍼, 프린터, LCD 스크린 등에도 SRAM이 사용된다.

8. 생산 과제

핀펫(FinFET) 트랜지스터를 SRAM 셀에 구현하면서 셀 크기의 비효율성이 증가하기 시작했다. 1987년부터 2017년까지 30년간 반도체 소자 제작 기술이 발전하여 트랜지스터 크기(노드 크기)는 꾸준히 축소되었지만, SRAM 셀 토폴로지 자체의 면적 감소는 느려져 셀을 더욱 조밀하게 배치하기 어려워졌다.^[4]

크기 문제 외에도 현대 SRAM 셀의 중요한 과제는 정적 누설 전류이다. 양의 전원(V_dd)에서 셀을 거쳐 접지로 흐르는 전류는 셀의 온도가 상승함에 따라 기하급수적으로 증가한다. 셀의 전력 소모는 활성 상태와 대기 상태 모두에서 발생하므로 유용한 작업 없이 에너지를 낭비한다. 지난 20년 동안 데이터 유지 전압(DRV) 기술로 문제가 부분적으로 해결되어 감소율이 5~10%에 달했지만, 노드 크기 감소로 감소율이 약 2%로 떨어졌다.^[4]

이러한 두 가지 문제로 인해 에너지 효율적이고 고밀도의 SRAM 메모리를 개발하는 것이 더욱 어려워져 반도체 업계는 STT-MRAM 및 F-RAM과 같은 대안을 모색하게 되었다.^[4][31]

9. 연구 동향

프랑스의 한 연구소는 2019년에 사물 인터넷(IoT)용으로 설계된 28nm 공정의 IC에 대한 연구 결과를 발표했다.^[32] 이 연구는 완전 고갈형 실리콘 온 인슐레이터(FD-SOI) 트랜지스터를 기반으로 하며, 동기/비동기 접근을 위한 2포트 SRAM 메모리 레일과 선택적 가상 접지(SVGND)를 갖추고 있다.^[32] 이 연구는 전압을 미세 조정하여 절전 및 읽기 모드에서 초저전력 SVGND 전류를 달성했다고 주장했다.^[32]

참조

_[1] 웹사이트 1966: Semiconductor RAMs Serve High-speed Storage Needs https://www.computer[...] 2019-06-19
_[2] 웹사이트 1970: MOS dynamic RAM competes with magnetic core memory on price https://www.computer[...]
_[3] 웹사이트 Memory lectures https://faculty.kfup[...]
_[4] 웹사이트 The Trouble with SRAM https://www.eetimes.[...] 2018-12-17
_[5] 특허 Nondestructive memory array 1967-11-21
_[6] 서적 IBM's 360 and Early 370 Systems https://books.google[...] MIT Press
_[7] 학술지 Recollections of Early Chip Development at Intel https://www.intel.co[...] Intel 2001-01-01
_[8] 웹사이트 Intel at 50: Intel's First Product – the 3101 https://newsroom.int[...] 2018-05-14
_[9] 웹사이트 Intel 64 bit static RAM rubylith : 6 https://www.computer[...] 1970-01-01
_[10] 학술지 Low temperature data remanence in static RAM http://www.cl.cam.ac[...] 2002-06-01
_[11] 서적 The Essentials of Computer Organization and Architecture https://books.google[...] Jones and Bartlett Publishers
_[12] 웹사이트 Microsoft Says Xbox One's ESRAM is a "Huge Win" – Explains How it Allows Reaching 1080p/60 FPS https://wccftech.com[...] 2014-04-05
_[13] 웹사이트 Shared Memory Interface with the TMS320C54x DSP https://www.ti.com/l[...]
_[14] 잡지 PCMCIA's System Architecture https://books.google[...] Ziff Davis, Inc. 1993-12-21
_[15] 잡지 $399 Atari Portfolio Takes on Hand-held Poqet PC https://books.google[...] Ziff Davis, Inc. 1989-12-26
_[16] 웹사이트 Homemade CPU – from scratch : Svarichevsky Mikhail https://3.14.by/en/r[...]
_[17] 웹사이트 Embedded Systems Course- module 15: SRAM memory interface to microcontroller in embedded systems https://www.eeherald[...]
_[18] 서적 Computer organization. https://archive.org/[...] McGraw-Hill 1996-07-01
_[19] 웹사이트 3.0V Core Async/Page PSRAM Memory https://media.digike[...] Micron
_[20] 서적 2023 IEEE Devices for Integrated Circuit (DevIC) 2023
_[21] 서적 The VLSI Handbook https://books.google[...] CRC Press 2018-10-03
_[22] 학술지 A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM
_[23] 웹사이트 0.45-V operating Vt-variation tolerant 9T/18T dual-port SRAM https://ieeexplore.i[...] 2011-03-01
_[24] 특허 Quasi-static random access memory https://worldwide.es[...]
_[25] 웹사이트 Area Optimization in 6T and 8T SRAM Cells Considering Vth Variation in Future Processes -- MORITA et al. E90-C (10): 1949 -- IEICE Transactions on Electronics http://ietele.oxford[...]
_[26] 서적 The Design of High Performance Microprocessor Circuits IEEE Press
_[27] 특허 6F2 3-transistor DRAM gain cell http://www.freepaten[...]
_[28] 웹사이트 3T-iRAM(r) Technology https://tezzaron.com[...]
_[29] 학술지 SRAM precharge system for reducing write power https://www.tandfonl[...] 2015-01-02
_[30] 웹사이트 CiteSeerX https://citeseerx.is[...]
_[31] 웹사이트 The Race is On https://www.eetimes.[...] EE Times 2019-02-06
_[32] 웹사이트 Ultra-low voltage and energy efficient SRAM design with new technologies for IoT applications https://tel.archives[...] Grenoble Alpes University 2019-05-20
_[33] 문서 리프레시 동작 필요
_[34] 논문 Low temperature data remanence in static RAM http://www.cl.cam.ac[...] University of Cambridge, Computer Laboratory 2002-06-01
_[35] 웹사이트 A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM http://ieeexplore.ie[...]
_[36] 특허 Quasi-static random access memory http://www.freepaten[...]
_[37] 특허 6F2 3-transistor DRAM gain cell http://www.freepaten[...]
_[38] 웹사이트 3T-iRAM(r) Technology http://www.tezzaron.[...]
_[39] 문서 null