순차 논리

3. 동기식 순차 논리 회로

오늘날 거의 모든 순차 논리는 '클럭 방식' 또는 '동기식' 논리이다. 동기식 회로에서 '클럭'(클럭 생성기)은 회로 내의 모든 메모리 소자에 배포되는 '클럭 신호'라고 하는 일련의 반복적인 펄스를 생성한다. 동기식 논리의 기본 메모리 소자는 플립플롭이다. 각 플립플롭의 출력은 클럭 펄스에 의해 트리거될 때만 변경되므로 회로 전체의 논리 신호에 대한 변경 사항은 모두 클럭에 의해 동기화되어 정기적인 간격으로 동시에 시작된다.

어느 시점에서든 회로의 모든 저장 소자(플립플롭)의 출력, 즉 포함된 이진 데이터를 회로의 '상태'라고 한다. 동기식 회로의 상태는 클럭 펄스에서만 변경된다. 각 사이클에서 다음 상태는 클럭 펄스가 발생할 때의 현재 상태와 입력 신호 값에 의해 결정된다.

동기식 논리의 주요 장점은 단순성이다. 데이터에 대한 연산을 수행하는 논리 게이트는 입력의 변경에 응답하는 데 유한한 시간이 필요하다. 이를 '전파 지연'이라고 한다. 클럭 펄스 사이의 간격은 모든 논리 게이트가 변경에 응답하고 다음 클럭 펄스가 발생하기 전에 출력이 안정적인 논리 값으로 "안정화"될 수 있을 만큼 충분히 길어야 한다. 이 조건이 충족되는 한 회로는 안정적이고 신뢰할 수 있다. 이것은 동기식 회로의 최대 작동 속도를 결정한다.

동기식 논리에는 두 가지 주요 단점이 있다.

• 최대 가능한 클럭 속도는 회로에서 가장 느린 논리 경로, 즉 임계 경로에 의해 결정된다. 가장 단순한 것부터 가장 복잡한 것까지 모든 논리적 계산은 한 클럭 사이클 내에 완료되어야 한다. 따라서 계산을 빠르게 완료하는 논리 경로는 다음 클럭 펄스를 기다리면서 대부분의 시간을 유휴 상태로 보낸다. 따라서 동기식 논리는 비동기식 논리보다 느릴 수 있다. 동기식 회로의 속도를 높이는 한 가지 방법은 복잡한 연산을 일련의 간단한 연산으로 분할하여 연속적인 클럭 사이클에서 수행할 수 있도록 하는 것인데, 이 기술을 '파이프라인'이라고 한다. 이 기술은 마이크로프로세서 설계에 광범위하게 사용되며 최신 프로세서의 성능을 향상시키는 데 도움이 된다.
• 클럭 신호는 회로의 모든 플립플롭에 배포되어야 한다. 클럭은 일반적으로 고주파 신호이므로 이 배포는 비교적 많은 양의 전력을 소비하고 많은 열을 소산시킨다. 아무것도 하지 않는 플립플롭조차도 소량의 전력을 소비하여 칩에서 폐열을 생성한다. 배터리로 구동되는 장치에서는 장치가 활발하게 사용되지 않는 동안 클럭 속도를 줄이거나 일시적으로 클럭을 끄는 데 필요한 추가 하드웨어 및 소프트웨어 복잡성이 필요하여 사용 가능한 배터리 수명을 유지한다.

4. 비동기식 순차 논리 회로

비동기 순차 논리 회로는 클럭 신호에 의해 동기화되지 않고, 입력의 변화에 직접적으로 반응하여 출력이 변하는 회로이다. 이러한 비동기 논리는 회로가 입력을 처리하기 위해 클럭 신호를 기다릴 필요가 없기 때문에 동기 논리보다 빠를 수 있다는 장점이 있다. 장치의 속도는 사용된 논리 게이트의 전파 지연에 의해서만 제한된다.

하지만 비동기 논리는 설계하기가 더 어렵고, 동기식 설계에서는 발생하지 않는 문제에 직면한다. 가장 큰 문제는 디지털 메모리 소자가 입력 신호가 도착하는 순서에 민감하다는 것이다. 두 신호가 거의 동시에 플립플롭 또는 래치에 도착하면, 회로가 어떤 상태로 들어갈지는 어떤 신호가 먼저 게이트에 도달하는지에 따라 달라질 수 있다. 따라서 회로는 논리 게이트의 작은 전파 지연 차이에 따라 잘못된 상태로 들어갈 수 있는데, 이를 경쟁 상태라고 한다. 동기 회로에서는 메모리 소자의 출력이 각 클럭 펄스에서만 변경되기 때문에 이러한 문제가 심각하지 않다.

비동기 순차 회로는 일반적으로 마이크로프로세서와 디지털 신호 처리 회로의 일부와 같이 속도가 중요한 부분, 또는 동기식 시스템의 몇몇 중요한 부분에서만 사용된다. 비동기 논리의 설계는 동기 논리와 다른 수학적 모델과 기술을 사용하며, 활발히 연구가 진행되는 분야이다.

동기식 순차 회로는 클럭 펄스 전용 입력 단자를 가지며, 클럭 펄스가 변화한 시점(에지)의 입력 및 내부 상태에 대해 출력 상태가 변화한다. 반면, 비동기식 순차 회로는 입력 상태가 변화한 시점의 입력 및 내부 상태에 대해 출력 상태가 변화한다.

위 그림에서는 RS 래치와 RS 플립플롭의 동작 차이를 보여준다. 래치에서는 R, S 신호가 변화한 시점에서 Q_a가 변화하지만, 플립플롭에서는 클럭 펄스의 상승 시점의 R, S 신호의 상태에 따라 Q_b가 변화한다.

여러 순차 회로를 사용하여 특정 기능을 갖는 순차 회로를 만들 때, 개별적인 동기식 순차 회로를 사용하더라도 동기식 순차 회로가 되지 않을 수 있다. 예를 들어, 위 그림은 리플 카운터(비동기식 카운터)이며, (동기식인) 플립플롭만 사용하여 구성할 수 있지만 동기식 순차 회로는 아니다. 이는 접속되는 플립플롭이 공통된 클럭 펄스를 입력받는 구성이 아니라, 전단 회로의 출력이 다음 단의 클럭 펄스로 사용되기 때문이다.

5. 순차 논리 회로의 예시

플립플롭과 래치는 1비트의 두 가지 상태(0 또는 1)를 기억하는 최소 순차 회로이다. 이러한 회로로, RS 플립플롭/RS 래치, D 플립플롭/D 래치, JK 플립플롭, T 플립플롭이 있다. 아래 표에 회로 기호와 상태 전이 표를 나타낸다.

{| class="wikitable" style="text-align:center;"

|+ 기본 순차 회로

|-

! 회로 유형 !! 플립플롭 !! 래치 !! 상태 전이 표

|-

| RS || --|]] || --|]] ||

플립플롭은 클럭 펄스의 에지에서만 유효

|-

| D || --|]] || --|]] ||

플립플롭은 클럭 펄스의 에지에서만 유효


래치는 E (Enable) 단자가 1일 때 유효

|-

| JK || --|]] || - ||

클럭 펄스의 에지에서만 유효

|-

| T || --|]] || - ||

T=1이고 클럭 펄스의 상승 에지에서만 상태가 반전된다

|}