메모리 컨트롤러

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. 역사
3. 종류
참조

1. 개요

메모리 컨트롤러는 컴퓨터 시스템에서 메모리(RAM)에 대한 데이터 접근을 관리하는 장치이다. 과거에는 CPU와 별개로 존재하거나 노스브리지에 통합되었지만, 최신 CPU는 통합 메모리 컨트롤러(IMC)를 사용하여 메모리 접근 속도를 향상시킨다. IMC는 특정 메모리 유형에 종속되어 새로운 메모리 기술 지원을 위해 CPU 재설계를 필요로 할 수 있다. 메모리 컨트롤러는 DDR, 멀티채널, 완전 버퍼, 플래시 메모리 컨트롤러 등 다양한 종류가 있다.

더 읽어볼만한 페이지

집적 회로 - 실시간 시계
실시간 시계(RTC)는 CPU 개입 없이 독립적으로 시간을 유지하며, 저전력 소비와 시간 민감 작업의 부담 감소, 절전 모드 유지를 위해 디지털 카운터 회로, 결정 진동자, 배터리 등으로 구성되어 PC 메인보드에 부착되거나 사우스브리지 칩 또는 마이크로컨트롤러에 내장된다.
집적 회로 - NMOS 논리
NMOS 논리는 n형 MOSFET만을 사용하여 논리 게이트를 구현하는 방식으로, 저항을 부하로 사용하여 NOR 게이트 등을 구현할 수 있지만, Low에서 High로의 전환 속도가 느리고 전력 소비가 높아 CMOS 논리에 밀려 현재는 제한적으로 사용된다.
컴퓨터 메모리 - 플래시 메모리
플래시 메모리는 전기적으로 데이터의 쓰기 및 삭제가 가능한 비휘발성 메모리 기술로, 마스오카 후지오 박사가 발명하여 카메라 플래시와 유사한 소거 방식으로 인해 명명되었으며, NOR형과 NAND형으로 나뉘어 각기 다른 분야에 적용된다.
컴퓨터 메모리 - 메모리 계층 구조
메모리 계층 구조는 CPU 데이터 접근 속도 향상을 위해 레지스터, 캐시, RAM, 보조 기억 장치 등으로 구성되며, 속도, 용량, 비용이 다른 계층들을 통해 효율적인 메모리 관리를 가능하게 한다.

메모리 컨트롤러

2. 역사

메모리 컨트롤러는 시간이 지남에 따라 발전해왔다. 초기에는 별도의 칩 형태로 존재했지만, 현대에는 프로세서에 통합되는 추세이다.

과거 인텔과 PowerPC 기반 컴퓨터는 주 프로세서와 별개의 메모리 컨트롤러 칩을 사용했으며, 이는 컴퓨터의 노스브리지에 통합되거나 메모리 컨트롤러 허브라고 불렸다.

대부분의 최신 데스크톱 또는 워크스테이션 마이크로프로세서는 인텔, AMD 및 ARM 아키텍처 기반 마이크로프로세서를 포함하여 통합 메모리 컨트롤러(IMC)를 사용한다. 통합 메모리 컨트롤러를 사용하는 마이크로프로세서 아키텍처의 예로는 NVIDIA의 페르미, IBM의 POWER5, 썬 마이크로시스템즈의 울트라스팍 T1 등이 있다.

일부 CPU는 메모리 컨트롤러를 칩셋의 일부가 아닌 전용 외부 구성 요소로 설계하기도 한다.

2. 1. 초기 메모리 컨트롤러

과거의 인텔과 PowerPC 기반 컴퓨터는 주 프로세서와 별개의 메모리 컨트롤러 칩을 사용하였다. 이들은 종종 컴퓨터의 노스브리지에 통합되었으며, 메모리 컨트롤러 허브라고도 불렸다.

K8 (2003년경) 이전의 AMD 마이크로프로세서와, Nehalem (2008년경) 이전의 인텔 마이크로프로세서는 마더보드의 노스브리지에 구현된 메모리 컨트롤러를 사용했다.^[4]^[5]

1990년대의 DEC 알파 21066 및 HP PA-7300LC와 같은 일부 마이크로프로세서는 통합 메모리 컨트롤러를 가지고 있었지만, 성능 향상보다는 외부 메모리 컨트롤러를 제거하여 시스템 비용을 절감하기 위해 구현되었다.

IBM POWER8 CPU는 메모리 컨트롤러를 칩셋의 일부가 아닌 전용 외부 구성 요소로 설계하였다. DIMM 모듈에 장착된 외부 Centaur 칩을 사용하여 메모리 버퍼, L4 캐시 칩 및 실제 메모리 컨트롤러 역할을 한다. Centaur 칩의 첫 번째 버전은 DDR3 메모리를 사용했지만, 이후 DDR4를 사용할 수 있는 업데이트된 버전이 출시되었다.^[6]

2. 2. 통합 메모리 컨트롤러 (IMC)의 등장

과거 인텔과 PowerPC 기반 컴퓨터는 주 프로세서와 별개의 메모리 컨트롤러 칩을 가지고 있었다. 이들은 종종 컴퓨터의 노스브리지에 통합되었으며, 메모리 컨트롤러 허브라고도 불렸다.

대부분의 최신 데스크톱 또는 워크스테이션 마이크로프로세서는 인텔, AMD의 마이크로프로세서와 ARM 아키텍처를 기반으로 제작된 마이크로프로세서를 포함하여 '''통합 메모리 컨트롤러''' ('''IMC''')를 사용한다. K8 (2003년경) 이전에는 AMD 마이크로프로세서가 마더보드의 노스브리지에 메모리 컨트롤러를 구현했다. K8 이후 AMD는 통합 메모리 컨트롤러를 채택했다.^[4] 마찬가지로, Nehalem (2008년경)까지 인텔 마이크로프로세서는 마더보드의 노스브리지에 구현된 메모리 컨트롤러를 사용했다. Nehalem 이후에는 통합 메모리 컨트롤러로 전환했다.^[5] ''통합 메모리 컨트롤러''를 사용하는 마이크로프로세서 아키텍처의 다른 예로는 NVIDIA의 페르미, IBM의 POWER5, 썬 마이크로시스템즈의 울트라스팍 T1 등이 있다.

통합 메모리 컨트롤러는 메모리 지연 시간 감소와 같은 시스템 성능을 향상시킬 가능성이 있지만, 마이크로프로세서를 특정 유형의 메모리에 고정시켜 새로운 메모리 기술을 지원하기 위해 재설계를 강요한다. DDR2 SDRAM이 도입되었을 때 AMD는 새로운 애슬론 64 CPU를 출시했다. DDR2 컨트롤러를 가진 이 새로운 모델은 새로운 유형의 RAM을 위해 설계된 마더보드에만 장착되도록 소켓 AM2로 알려진 다른 물리적 소켓을 사용한다. 메모리 컨트롤러가 온다이(on-die)가 아닐 경우, 동일한 CPU를 최신 메모리를 사용하기 위해 업데이트된 노스브리지가 있는 새로운 마더보드에 설치할 수 있다.

1990년대의 일부 마이크로프로세서, 예를 들어 DEC 알파 21066 및 HP PA-7300LC는 통합 메모리 컨트롤러를 가지고 있었다. 그러나 성능 향상보다는 외부 메모리 컨트롤러의 필요성을 없애 시스템 비용을 절감하기 위해 구현되었다.

일부 CPU는 메모리 컨트롤러를 칩셋의 일부가 아닌 전용 외부 구성 요소로 설계했다. 예를 들어 IBM POWER8은 DIMM 모듈에 장착되어 메모리 버퍼, L4 캐시 칩 및 실제 메모리 컨트롤러 역할을 하는 외부 Centaur 칩을 사용한다. Centaur 칩의 첫 번째 버전은 DDR3 메모리를 사용했지만 나중에 DDR4를 사용할 수 있는 업데이트된 버전이 출시되었다.^[6]

2. 3. 통합 메모리 컨트롤러의 장점과 한계

K8 (2003년경) 이전의 AMD 마이크로프로세서는 마더보드의 노스브리지에 메모리 컨트롤러를 구현했다. K8 이후 AMD는 통합 메모리 컨트롤러를 채택했다.^[4] 마찬가지로, Nehalem (2008년경)까지 인텔 마이크로프로세서는 마더보드의 노스브리지에 구현된 메모리 컨트롤러를 사용했다. Nehalem 이후에는 통합 메모리 컨트롤러로 전환했다.^[5]

통합 메모리 컨트롤러는 메모리 지연 시간 감소와 같은 시스템 성능을 향상시킬 가능성이 있지만, 마이크로프로세서를 특정 유형의 메모리(또는 유형)에 고정시켜 새로운 메모리 기술을 지원하기 위해 재설계를 강요한다. DDR2 SDRAM이 도입되었을 때 AMD는 새로운 애슬론 64 CPU를 출시했다. DDR2 컨트롤러를 가진 이 새로운 모델은 새로운 유형의 RAM을 위해 설계된 마더보드에만 장착되도록 소켓 AM2로 알려진 다른 물리적 소켓을 사용했다. 메모리 컨트롤러가 온다이(on-die)가 아닐 경우, 동일한 CPU를 최신 메모리를 사용하기 위해 업데이트된 노스브리지가 있는 새로운 마더보드에 설치할 수 있다.

2. 4. 외부 메모리 컨트롤러

과거 인텔과 PowerPC 기반 컴퓨터는 주 프로세서와 별개인 메모리 컨트롤러 칩을 가지고 있었다. 종종 이들은 컴퓨터의 노스브리지에 통합되었으며, 이는 때때로 메모리 컨트롤러 허브라고도 불렸다.^[4]

3. 종류

메모리 컨트롤러에는 여러 종류가 있다.

더블 데이터 레이트(DDR) 메모리 컨트롤러는 DDR SDRAM을 구동하는 데 사용되며, 데이터는 시스템 메모리 클럭의 상승 및 하강 에지 모두에서 전송된다. 싱글 데이터 레이트 컨트롤러보다 복잡하지만, 메모리 클럭 속도나 버스 폭을 늘리지 않고도 두 배의 데이터를 전송할 수 있다.

멀티채널 메모리 컨트롤러는 DRAM 장치가 여러 버스로 분리되어 메모리 컨트롤러가 병렬로 접근할 수 있도록 한다. 이는 버스의 이론적 대역폭을 채널 수만큼 증가시킨다. 채널을 더 추가하면 복잡성과 비용이 증가한다.^[1]

완전 버퍼 메모리 시스템은 각 메모리 모듈에 메모리 버퍼 장치를 배치하며(완전 버퍼 RAM을 사용할 때 FB-DIMM이라고 함), 기존의 메모리 컨트롤러 장치와 달리 이전 RAM 설계에 사용된 병렬 링크 대신 메모리 컨트롤러에 직렬 데이터 링크를 사용한다. 이렇게 하면 마더보드에 메모리 장치를 배치하는 데 필요한 전선의 수가 줄어들어, 더 적은 수의 레이어를 사용할 수 있어 단일 보드에 더 많은 메모리 장치를 배치할 수 있다. 이는 지연 시간을 증가시키는 대가를 치르는데, DRAM 셀에서 읽은 병렬 정보를 FB-DIMM 컨트롤러에서 사용되는 직렬 형식으로 변환하고, 마더보드의 메모리 컨트롤러에서 다시 병렬 형태로 변환하는 데 필요한 시간으로 인해 발생한다.

USB 플래시 드라이브나 솔리드 스테이트 드라이브와 같은 많은 플래시 메모리 장치에는 플래시 메모리 컨트롤러가 포함되어 있다. 플래시 메모리는 본질적으로 RAM보다 접근 속도가 느리고, 일반적으로 수백만 번의 쓰기 사이클 후에 사용할 수 없게 되어 RAM 응용 분야에는 적합하지 않다.^[1]

3. 1. 더블 데이터 레이트 (DDR) 메모리 컨트롤러

더블 데이터 레이트(DDR) 메모리 컨트롤러는 DDR SDRAM을 구동하는 데 사용되며, 여기서 데이터는 시스템의 메모리 클럭의 상승 및 하강 에지에서 모두 전송된다. DDR 메모리 컨트롤러는 싱글 데이터 레이트 컨트롤러에 비해 훨씬 더 복잡하지만, 메모리의 클럭 속도나 버스 폭을 늘리지 않고도 두 배의 데이터를 전송할 수 있다.

3. 2. 멀티채널 메모리 컨트롤러

멀티채널 메모리 컨트롤러는 DRAM 장치가 여러 버스로 분리되어 메모리 컨트롤러가 병렬로 접근할 수 있도록 하는 메모리 컨트롤러이다. 이는 버스의 이론적 대역폭을 채널 수만큼 증가시킨다. 모든 DRAM에 대한 채널이 이상적인 솔루션이겠지만, 채널을 더 추가하면 복잡성과 비용이 증가한다.^[1]

3. 3. 완전 버퍼 메모리 (Fully Buffered Memory)

완전 버퍼 메모리 시스템은 각 메모리 모듈에 메모리 버퍼 장치를 배치하며(완전 버퍼 RAM을 사용할 때 FB-DIMM이라고 함), 이는 기존의 메모리 컨트롤러 장치와 달리 이전 RAM 설계에 사용된 병렬 링크 대신 메모리 컨트롤러에 직렬 데이터 링크를 사용한다. 이렇게 하면 마더보드에 메모리 장치를 배치하는 데 필요한 전선의 수가 줄어들어, 더 적은 수의 레이어를 사용할 수 있어 단일 보드에 더 많은 메모리 장치를 배치할 수 있다. 이는 지연 시간(메모리 위치에 접근하는 데 필요한 시간)을 증가시키는 대가를 치른다. 이러한 증가는 DRAM 셀에서 읽은 병렬 정보를 FB-DIMM 컨트롤러에서 사용되는 직렬 형식으로 변환하고, 마더보드의 메모리 컨트롤러에서 다시 병렬 형태로 변환하는 데 필요한 시간으로 인해 발생한다.

3. 4. 플래시 메모리 컨트롤러

USB 플래시 드라이브나 솔리드 스테이트 드라이브와 같은 많은 플래시 메모리 장치에는 플래시 메모리 컨트롤러가 포함되어 있다. 플래시 메모리는 본질적으로 RAM보다 접근 속도가 느리고, 일반적으로 수백만 번의 쓰기 사이클 후에 사용할 수 없게 되어 RAM 응용 분야에는 적합하지 않다.^[1]

참조

_[1] 서적 Comptia A+ Certification Exam Guide, Seventh Edition
_[2] 서적 Maximizing Performance and Scalability with IBM WebSphere https://books.google[...] Apress 2015-02-06
_[3] 간행물 Memory Controller http://www.freescale[...]
_[4] 웹사이트 Chip Architect: AMD's Next Generation Micro Processor's Architecture http://www.chip-arch[...] 2018-03-17
_[5] 웹사이트 Inside Intel Nehalem Microarchitecture http://www.hardwares[...] 2008-08-26
_[6] 웹사이트 IBM Brings DDR4 Memory To Bear On Power Systems https://www.itjungle[...] 2017-09-07
_[7] 간행물 Impulse: Building a Smarter Memory Controller http://www.cs.utah.e[...]
_[8] 웹사이트 2nd Generation Intel Core Processor Family Desktop, Intel Pentium Processor Family Desktop, and Intel Celeron Processor Family Desktop http://www.intel.com[...] 2015-11-03
_[9] 웹사이트 2nd Generation Intel Core Processor Family Mobile and Intel Celeron Processor Family Mobile http://www.intel.com[...] 2015-11-03
_[10] 웹사이트 Secret of Intel Management Engine http://www.slideshar[...] 2014-07-13
_[11] 뉴스 AMD、性能を強化した新Athlon 64プロセッサを発売 https://japan.cnet.c[...]
_[12] 뉴스 インテルCPUの大きな転換点に立つNehalem／メモリーコントローラーをCPUに内蔵 https://ascii.jp/ele[...]
_[13] 서적 Comptia A+ Certification Exam Guide, Seventh Edition
_[14] 웹인용 Maximizing Performance and Scalability with IBM WebSphere https://books.google[...] 2015-02-06
_[15] 웹인용 Inside Intel Nehalem Microarchitecture http://www.hardwares[...] 2008-08-26
_[16] 웹인용 Chip Architect: AMD's Next Generation Micro Processor's Architecture http://www.chip-arch[...] 2018-03-17