DDR SDRAM

3. 규격 표준

표준 규격 외에도 일부 제조사에서는 더 높은 클럭으로 동작하는 오버클럭 제품이나 비공식 규격의 메모리를 출시하기도 했다. 이러한 비표준 규격에 대한 내용은 하위 섹션에서 더 자세히 다룬다.

3. 1. 세부 규격

• 릴리스 1: 2000년 6월
• 릴리스 2: 2002년 5월
• 릴리스 C: 2003년 3월 – JEDEC 표준 No. 79C.^[17]

4. 모듈

메모리 용량과 대역폭을 늘리기 위해 여러 개의 메모리 칩을 하나의 모듈 기판 위에 결합한다. 예를 들어 DIMM의 64비트 데이터 버스를 채우려면 8개의 8비트 칩을 병렬로 연결해야 한다. 여러 칩이 공통된 주소 라인을 공유하는 단위를 메모리 랭크(Memory Rank)라고 부른다. 이는 칩 내부에 존재하는 행(Row)이나 뱅크(Bank)와 용어 혼동을 피하기 위해 도입되었다. 하나의 메모리 모듈은 여러 개의 랭크를 가질 수 있으며, 모든 랭크는 동일한 메모리 버스(주소 + 데이터)에 연결된다. 칩 선택(Chip Select) 신호는 특정 랭크에 명령을 전달하는 데 사용된다.

하나의 메모리 버스에 여러 모듈을 장착하면 전기적 부하가 증가하여 신호 속도가 느려질 수 있다. 이러한 문제를 완화하고 폰 노이만 병목 현상을 극복하기 위해 새로운 칩셋들은 멀티 채널 아키텍처를 사용하여 메모리 대역폭을 늘리는 방식을 채택하기도 한다.

'''참고:''' 위에 나열된 모든 항목은 JEDEC에서 JESD79F로 지정했다.^[12] 이 사양들 사이 또는 그 이상의 데이터 속도를 가진 RAM은 JEDEC 표준이 아니며, 종종 제조업체가 더 엄격한 공차를 적용하거나 오버볼트된 칩을 사용하여 최적화한 것이다. DDR SDRAM이 제조되는 패키지 크기 역시 JEDEC 표준을 따른다.

DDR SDRAM 모듈 간에는 아키텍처적인 큰 차이가 없다. 대신 모듈은 서로 다른 클럭 주파수로 작동하도록 설계되었다. 예를 들어, PC-1600 모듈은 100MHz 클럭으로, PC-2100 모듈은 133MHz 클럭으로 작동하도록 설계되었다. 모듈의 클럭 속도는 해당 속도에서의 안정적인 작동을 보장하는 데이터 속도를 의미한다. 따라서 더 낮은 클럭 속도(언더클럭)로 작동하는 것은 보장되며, 때로는 정규 속도보다 더 높은 클럭 속도(오버클럭)로 작동할 수도 있다.^[13]

메모리 모듈의 데이터 전송 속도(대역폭)는 모듈의 이름으로 표기되기도 한다. 예를 들어, 333MHz로 동작하는 DDR SDRAM의 데이터 전송률은 2666.67 MB/s 인데, 이를 기반으로 'PC-2700'이라는 명칭이 붙여졌다. 이는 초당 메가바이트(MB/s) 단위의 전송률에서 소수점 이하를 반올림하고 뒤에 '00'을 붙이는 방식으로 만들어진다. (예: 2666.67 -> 2700)

4. 1. 모듈 특성

• DIMM (Dual In-line Memory Module): 주로 데스크톱 컴퓨터에 사용되며, 184개의 핀을 가진다. 이는 SDRAM DIMM의 168핀이나 DDR2 SDRAM DIMM의 240핀과 다르다. 기판 하단의 홈(노치) 개수로도 구별할 수 있는데, DDR SDRAM은 하나, SDRAM은 두 개의 노치를 가진다.
• SO-DIMM (Small Outline DIMM): 주로 노트북 컴퓨터에 사용되며, 200개의 핀을 가진다. 이는 DDR2 SO-DIMM과 핀 수가 동일하지만, 노치의 위치가 미세하게 달라 호환되지 않으므로 장착 시 주의해야 한다.

• 대부분의 DDR SDRAM은 2.5V의 전압에서 작동하며, 이는 SDRAM의 3.3V보다 낮아 전력 소비를 줄이는 데 기여한다.
• DDR-400 (PC-3200) 표준을 만족하는 일부 고속 모듈은 2.6V의 전압에서 작동하기도 한다.
• JEDEC 표준에서는 184핀 DDR DIMM에 대해 2.5V, 1.8V, 3.3V 등 여러 작동 전압을 정의하고 있으며, 이는 모듈 기판의 노치 위치로 구분된다.^[12] 작동 전압을 약간 높이면(오버볼팅) 최대 속도를 높일 수도 있지만, 전력 소모와 발열이 증가하고 오작동이나 손상의 위험이 따른다.

• 모듈의 총 용량은 개별 칩의 용량과 칩의 개수를 곱하여 결정된다.
• 칩의 개수는 ECC 기능 유무에 따라 달라진다.
• 비-ECC (Non-ECC) 모듈: 8의 배수 개수만큼 칩을 가진다 (예: 8개, 16개, 32개).
• ECC 모듈: 데이터 오류 검사 및 수정을 위한 추가 칩이 있어 9의 배수 개수만큼 칩을 가진다 (예: 9개, 18개, 36개). ECC 모듈의 실제 사용 가능 용량은 전체 칩 용량의 8/9이다.
• 칩은 모듈 기판의 한쪽 면에만 실장될 수도 있고(단면, Single-sided), 양쪽 면에 모두 실장될 수도 있다(양면, Double-sided).
• DRAM 밀도: 칩의 용량(밀도)은 메가비트(Mbit) 단위로 측정된다. 예를 들어 '64M×8' 칩은 64Mbit 용량을 가지며 8비트 데이터 폭을 의미한다. 일부 마더보드는 특정 밀도의 칩으로 구성된 모듈만 인식하는 경우가 있다. 예를 들어, 같은 1GB 용량이라도 '64M×8' 칩 16개로 구성된 저밀도(Low-density) 모듈은 인식하지만, '128M×4' 칩 16개로 구성된 고밀도(High-density) 모듈은 인식하지 못할 수 있다. JEDEC 표준은 고밀도 구성('128M×4')을 주로 서버용 등록 모듈에 허용하지만, 일부 제조사는 일반 모듈에도 이를 적용하기도 한다.^[16]

위 표는 동일한 1GB 용량의 ECC 등록 모듈이라도 사용된 칩의 종류(용량, 데이터 폭)에 따라 칩 개수와 랭크 수가 달라질 수 있음을 보여준다. 모듈의 랭크 수는 단순히 칩이 양면에 있는지(양면 모듈) 여부와는 직접적인 관련이 없을 수 있다. 예를 들어, 양면 기판을 사용하면서도 1개의 랭크로 구성된 모듈도 존재한다.

'''ECC vs 비-ECC'''

• ECC (Error-Correcting Code) 메모리: 데이터 전송 중 발생할 수 있는 오류를 감지하고 수정하는 기능을 가진 모듈이다. 주로 높은 데이터 신뢰성이 요구되는 서버나 워크스테이션 환경에서 사용된다.
• 비-ECC (Non-ECC) 메모리: 오류 수정 기능이 없는 일반적인 메모리 모듈이다. 대부분의 개인용 컴퓨터에서 사용된다.

• 메모리 모듈의 성능은 다양한 타이밍 값에 의해 영향을 받는다. 주요 타이밍 값은 다음과 같다.
• CAS Latency (CL): 메모리 컨트롤러가 데이터 읽기 명령을 보낸 후, 실제 데이터가 출력되기 시작할 때까지 걸리는 클럭 사이클 수.
• 클럭 사이클 시간 (t_CK): 메모리 클럭의 한 주기 시간.
• 행 사이클 시간 (t_RC): 같은 뱅크 내에서 특정 행을 활성화(Activate)한 후, 다시 같은 행을 활성화하기까지 필요한 최소 시간.
• 리프레시 행 사이클 시간 (t_RFC): 리프레시(Refresh) 명령을 수행하는 데 필요한 시간.
• 행 활성 시간 (t_RAS): 특정 행을 활성화(Activate)한 후, 미리 충전(Precharge) 명령을 내리기까지 필요한 최소 시간.
• 이러한 타이밍 값은 'CL-tRCD-tRP' 형식 (예: 3-3-3)으로 표기되기도 하며, 값이 작을수록 일반적으로 더 빠른 성능을 의미한다.

• 등록된 (Registered 또는 Buffered) 모듈: 메모리 모듈과 메모리 컨트롤러 사이에 레지스터(버퍼) 칩이 추가된 형태이다. 이 버퍼는 전기적 신호를 증폭하고 안정화시켜 메모리 컨트롤러가 더 많은 메모리 모듈을 안정적으로 제어할 수 있게 해준다. 주로 서버 환경에서 대용량 메모리를 구성할 때 사용된다. 버퍼를 거치면서 약간의 지연 시간(latency)이 추가될 수 있다.
• 비버퍼링된 (Unbuffered) 모듈: 레지스터 칩 없이 메모리 칩이 메모리 컨트롤러와 직접 통신하는 일반적인 형태의 모듈이다. 대부분의 데스크톱 및 노트북 컴퓨터에서 사용된다.

• DDR SDRAM 칩은 데이터 입출력 폭에 따라 ×4, ×8, ×16 등으로 구분된다. '64M×4'와 같은 표기는 64Mbit 용량에 4비트 데이터 폭을 가짐을 의미한다.
• ×4 칩은 칩킬(Chipkill), 메모리 스크러빙, 인텔 SDDC와 같은 고급 오류 수정 기술을 구현하는 데 유리하여 주로 서버용 ECC 모듈에 사용된다.
• ×8 칩은 가격 경쟁력이 있어 데스크톱, 노트북 등 일반적인 용도로 널리 사용되며 서버 시장에서도 사용이 증가하고 있다.
• ×16 칩은 상대적으로 덜 일반적이다.

• DDR SDRAM 모듈의 전력 소비는 작동 속도와 사용률에 따라 다르다. 2005년 테스트에 따르면, 512MB 용량의 DDR 및 DDR2 모듈은 평균적으로 모듈당 1W ~ 3W 정도의 전력을 소비하는 것으로 나타났다. 클럭 속도가 높고 유휴 상태가 아닐 때 전력 소비는 증가한다.^[14][15]

5. 후속 규격

DDR(DDR1)은 더 높은 클럭 주파수를 위해 개선되었고 처리량을 두 배로 늘렸지만, DDR과 동일한 원리로 작동하면서 성능이 향상된 DDR2 SDRAM으로 대체되었다. DDR2는 개발 초기 램버스의 XDR DRAM과 경쟁했지만, 비용 및 지원 측면에서 우위를 점하며 시장 주류가 되었다. 이후 DDR2는 더 높은 버스 속도와 새로운 기능을 제공하는 DDR3 SDRAM으로 대체되었고, DDR3는 아키텍처에 상당한 변화가 있었던 DDR4 SDRAM(2011년 첫 생산, 2012년 발표)으로 대체되었다. 이후 DDR5 SDRAM까지 개발되었다.

각 세대별 주요 기술적 차이는 프리페치 버퍼 깊이에서 나타난다. DDR은 2비트(2n) 프리페치를 사용한 반면, DDR2는 4비트(4n), DDR3와 DDR4는 8비트(8n), DDR5는 16비트(16n) 프리페치를 사용한다. 프리페치 깊이가 증가함에 따라 동일한 내부 클럭 속도에서도 더 높은 유효 데이터 전송률을 달성할 수 있게 되었다. 예를 들어, DDR2는 DDR보다 유효 클럭 속도가 높았지만, 초기 모듈은 대기 시간(latency)이 길어 실제 성능 향상은 크지 않았다. 대기 시간이 짧은 모듈이 출시된 2004년 말부터 DDR2의 성능 우위가 나타나기 시작했다.^[19]

메모리 제조업체들은 내부 속도 한계로 인해 DDR1 메모리를 400 MT/s(클럭 200 MHz)를 초과하는 유효 전송 속도로 대량 생산하는 것이 비현실적이라고 밝혔다. DDR2는 DDR1과 비슷한 내부 클럭 속도를 사용하면서도 400 MT/s 이상의 유효 전송 속도를 구현하여 DDR1의 한계를 넘어섰다. DDR3는 프리페치 깊이를 8n으로 늘려 유효 전송 속도를 더욱 높였다.

DDR4 SDRAM은 내부적으로 16개 뱅크를 가지며, 이는 4개의 뱅크 그룹으로 나뉘어 구성된다(×4/×8 모듈 기준. ×16 모듈은 8개 뱅크, 2개 뱅크 그룹). 고속 작동을 위해 8n 프리페치 아키텍처를 사용하며, I/O 핀에서는 클럭 사이클당 두 개의 데이터 워드를 전송한다. DDR4의 단일 읽기 또는 쓰기 작업은 내부 DRAM 코어에서 8n 비트 폭의 4클럭 데이터 전송과, I/O 핀에서 n 비트 폭의 반 클럭 사이클 데이터 전송 8개로 구성된다.^[20]

과거 인텔은 SDR SDRAM의 후속으로 램버스의 RDRAM을 고려했으나, 높은 가격, 인텔 820 칩셋의 결함 문제, 미사용 슬롯에 더미 모듈(terminator) 장착의 불편함 등으로 인해 데스크톱 PC 시장에서 외면받았다. 반면 AMD는 DDR SDRAM을 지원했고, 결국 인텔도 데스크톱 PC 시장에서 RDRAM을 포기하면서 DDR SDRAM이 차세대 메모리 표준이 되었다. RDRAM은 DDR SDRAM보다 상당히 비쌌고, 대부분의 칩셋 제조업체는 RDRAM 지원을 중단했다. DDR1 메모리 가격은 2008년 2분기부터 상승한 반면 DDR2 가격은 하락하여, 2009년 1월에는 1 GB DDR1이 1 GB DDR2보다 2~3배 더 비쌌다.

한편, 모바일 기기를 위한 저전력 규격도 발전해왔다. LPDDR(Low-Power Double Data Rate SDRAM) 또는 MDDR(Mobile DDR)은 휴대 전화, 휴대용 기기, 디지털 오디오 플레이어 등 배터리 수명이 중요한 전자 장치에 사용되는 저전력 메모리 규격이다. LPDDR은 낮은 전압 공급과 개선된 리프레시(refresh) 관리 기술 등을 통해 일반 DDR SDRAM보다 전력 효율이 높다.

참조

_[1] 웹사이트 Samsung 30 nm Green PC3-12800 Low Profile 1.35 V DDR3 Review https://www.techpowe[...] 2012-03-08
_[2] 뉴스 Samsung Electronics Comes Out with Super-Fast 16M DDR SGRAMs https://www.samsung.[...] Samsung 1998-09-17
_[3] 웹아카이브 Northwest Logic DDR Phy datasheet https://web.archive.[...] 2008-08-21
_[4] 웹사이트 Memory Interfaces Data Capture Using Direct Clocking Technique (Xilinx application note) http://www.xilinx.co[...]
_[5] 서적 Memory Systems: Cache, DRAM, Disk https://books.google[...] Morgan Kaufmann
_[6] 논문 A 50-ns 16-Mb DRAM with a 10-ns data rate and on-chip ECC
_[7] 뉴스 Samsung Demonstrates World's First DDR 3 Memory Prototype https://phys.org/new[...] 2005-02-17
_[8] 웹아카이브 History: 1990s https://web.archive.[...] 2021-02-05
_[9] 웹사이트 The Love/Hate Relationship with DDR SDRAM Controllers http://www.design-re[...]
_[10] 웹아카이브 Iwill Reveals First DDR Motherboard https://web.archive.[...] 2016-11-07
_[11] 문서 Cycle time is the inverse of the I/O bus clock frequency; e.g., 1/(100 MHz) = 10 ns per clock cycle.
_[12] 웹사이트 DOUBLE DATA RATE (DDR) SDRAM STANDARD - JEDEC http://www.jedec.org[...]
_[13] 웹아카이브 What is the difference between PC-2100 (DDR-266), PC-2700 (DDR-333), and PC-3200 (DDR-400)? https://web.archive.[...] Micron Technology 2013-12-03
_[14] 웹사이트 Mike Chin: Power Distribution within Six PCs http://www.silentpcr[...]
_[15] 웹아카이브 Micron: System Power Calculators https://web.archive.[...] 2016-01-26
_[16] 웹아카이브 Low Density vs High Density memory modules https://web.archive.[...] 2012-03-03
_[17] 웹사이트 DOUBLE DATA RATE (DDR) SDRAM SPECIFICATION (Release F) http://www.jedec.org[...]
_[18] 웹사이트 Per bytes RAM memory access https://superuser.co[...] 2018-10-21
_[19] 웹아카이브 DDR2 vs. DDR: Revenge Gained https://web.archive.[...] 2006-11-21
_[20] 웹사이트 DDR4 SDRAM Standard JESD79-4B https://www.jedec.or[...]
_[21] 문서 Cycle time is the inverse of the I/O bus clock frequency; e.g., 1/(100 MHz) = 10 ns per clock cycle.