맨위로가기

소프트 마이크로프로세서

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

소프트 프로세서는 하드웨어 대신 펌웨어나 소프트웨어로 구현되는 마이크로프로세서 코어를 의미한다. 이 문서에서는 다양한 아키텍처를 기반으로 하는 소프트 프로세서 코어 목록을 제공한다. ARM, AVR, MicroBlaze, MCS-51, MIPS, PicoBlaze, RISC-V, SPARC, x86, PowerPC, 기타 아키텍처 등 다양한 명령어 집합 아키텍처 기반의 소프트 프로세서 코어들을 개발자, 오픈 소스 여부, 버스 지원, 비고, 프로젝트 홈페이지, 설명 언어 등의 정보를 함께 제공한다.

광고

더 읽어볼만한 페이지

2. 소프트 프로세서 코어 목록

wikitext

다음은 소프트 프로세서 코어 목록이다.

프로세서개발자오픈 소스버스 지원비고프로젝트 홈페이지설명 언어
ARM 명령어 집합 아키텍처 기반
앰버(Amber)코너 산티포트(Conor Santifort)위시본(Wishbone)ARMv2a 3단계 또는 5단계 파이프라인[https://opencores.org/project/amber Opencores의 프로젝트 페이지]베릴로그(Verilog)
코어텍스-M1(Cortex-M1)ARM(ARM)[http://www.arm.com/products/system-ip/interconnect/index.php]70–200MHz, 32비트 RISC[http://www.arm.com/products/CPUs/ARM_Cortex-M1.html]베릴로그(Verilog)
AVR 명령어 집합 아키텍처 기반
나브레(Navré)세바스티앙 부르도데크(Sébastien Bourdeauducq)직접 SRAMAtmel AVR 호환 8비트 RISC[http://opencores.org/project,navre Opencores의 프로젝트 페이지]베릴로그(Verilog)
pAVR도루 쿠투렐라(Doru Cuturela)Atmel AVR 호환 8비트 RISC[http://opencores.org/project,pavr Opencores의 프로젝트 페이지]VHDL
softavrcore안드라스 팔(Andras Pal)표준 AVR 버스(코어 결합 I/O, 동기식 SRAM, 동기식 프로그램 ROM)Atmel AVR 호환 8비트 RISC(AVR5까지), 주변 장치 및 SoC 기능 포함[http://opencores.org/project/softavrcore Opencores의 프로젝트 페이지]베릴로그(Verilog)
마이크로블레이즈 명령어 집합 아키텍처 기반
AEMB숀 탄(Shawn Tan)위시본(Wishbone)MicroBlaze EDK 3.2 호환[http://www.aeste.my/aemb AEMB]베릴로그(Verilog)
마이크로블레이즈(MicroBlaze)자일링스(Xilinx)PLB, OPB, FSL, LMB, AXI4[https://web.archive.org/web/20030430214925/http://www.xilinx.com/microblaze/ Xilinx MicroBlaze]
오픈파이어(OpenFire)버지니아 공대 CCM 연구소OPB, FSLMicroBlaze와 바이너리 호환 가능[https://web.archive.org/web/20090724052731/http://www.ccm.ece.vt.edu/~scraven/openfire.html][12]베릴로그(Verilog)
시크릿블레이즈(SecretBlaze)몽펠리에 대학교 / CNRS LIRMM위시본(Wishbone)MicroBlaze ISA, VHDL[http://www.lirmm.fr/ADAC/?page_id=462 SecretBlaze]VHDL
MCS-51 명령어 집합 아키텍처 기반
[http://www.microcorelabs.com MCL51]마이크로코어 랩스(MicroCore Labs)초소형 마이크로시퀀서 기반 8051 코어312 Artix-7 LUTs. 쿼드 코어 8051 버전은 1227 LUTs.[http://www.microcorelabs.com MCL51 코어]
[https://web.archive.org/web/20131008041359/http://wiki.altium.com/display/ADOH/TSK51x+MCU TSK51/52]알티움(Altium)위시본(Wishbone) / 인텔 8051(Intel 8051)8비트 인텔 8051(Intel 8051) 명령어 집합 호환, 낮은 클럭 사이클 대안[https://web.archive.org/web/20160306202550/http://wiki.altium.com/display/adoh/processor-based+fpga+design Altium Wiki의 임베디드 디자인]
MIPS 명령어 집합 아키텍처 기반
[http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ BERI]케임브리지 대학교(University of Cambridge)MIPS[http://www.cl.cam.ac.uk/research/security/ctsrd/beri/ 프로젝트 페이지]블루스펙(Bluespec)
[http://www.dossmatik.de/mais-cpu.html Dossmatik]르네 도스(René Doss)파이프라인 버스MIPS I 명령어 집합 파이프라인 단계[http://www.dossmatik.de/mais-cpu.html Dossmatik]VHDL
[https://web.archive.org/web/20131020113429/http://wiki.altium.com/display/ADOH/TSK3000A TSK3000A]알티움(Altium)위시본(Wishbone)32비트 R3000 스타일 RISC 수정된 하버드 아키텍처 CPU[https://web.archive.org/web/20160306202550/http://wiki.altium.com/display/adoh/processor-based+fpga+design Altium Wiki의 임베디드 디자인]
피코블레이즈 명령어 집합 아키텍처 기반
파코블레이즈(PacoBlaze)파블로 블레이어(Pablo Bleyer)PicoBlaze 프로세서와 호환[http://bleyer.org/pacoblaze PacoBlaze]베릴로그(Verilog)
피코블레이즈(PicoBlaze)자일링스(Xilinx)[https://web.archive.org/web/20030501203653/http://www.xilinx.com/picoblaze/ Xilinx PicoBlaze]VHDL, 베릴로그(Verilog)
RISC-V 명령어 집합 아키텍처 기반
[https://github.com/f32c/f32c f32c]자그레브 대학교AXI, SDRAM, SRAM32비트, RISC-V / MIPS ISA 서브셋(재지정 가능), GCC 툴체인[https://github.com/f32c/f32c f32c]VHDL
[https://github.com/stnolting/neorv32 NEORV32]스테판 놀팅(Stephan Nolting)Wishbone b4, AXI4rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei], RISC-V 준수, CPU 및 SoC 사용 가능, 고도로 사용자 정의 가능, GCC 툴체인[https://github.com/stnolting/neorv32 GitHub] [https://opencores.org/projects/neorv32 OpenCores]VHDL
VexRiscvSpinalHDLAXI4 / Avalon32비트, RISC-V, Artix 7에서 최대 340MHz. 최대 1.44DMIPS/MHz.https://github.com/SpinalHDL/VexRiscv베릴로그(SpinalHDL)
SPARC 명령어 집합 아키텍처 기반
LEON2(-FT)ESA(ESA)AMBA2SPARC V8[http://www.esa.int/TEC/Microelectronics/SEMUD70CYTE_0.html ESA]VHDL
LEON3/4에어로플렉스 가이슬러(Aeroflex Gaisler)AMBA2SPARC V8[http://www.gaisler.com/cms/index.php?option=com_content&task=view&id=156&Itemid=104 에어로플렉스 가이슬러]VHDL
[http://parallel.princeton.edu/openpiton/specs.html OpenPiton]프린스턴 병렬 그룹멀티코어 SPARC V9[http://parallel.princeton.edu/openpiton/specs.html OpenPiton]베릴로그(Verilog)
OpenSPARC T1선(Sun)64비트[http://www.opensparc.net/opensparc-t1/index.html OpenSPARC.net]베릴로그(Verilog)
Tacus/PIPE5템립(TemLib)파이프라인 버스SPARC V8[http://temlib.org TEMLIB]VHDL
x86 명령어 집합 아키텍처 기반
CPU86HT-랩(HT-Lab)8088 호환 CPU (VHDL)[http://www.ht-lab.com/cpu86.htm cpu86]VHDL
[http://www.microcorelabs.com MCL86]마이크로코어 랩스(MicroCore Labs)8088 BIU 제공. 다른 것들도 쉽게 만들 수 있음.마이크로시퀀서로 구현된 주기 정확 8088/8086. Kintex-7의 2% 미만 사용률.[http://www.microcorelabs.com MCL86 코어]
[https://www.jamieiles.com/80186/ s80x86]제이미 아일스(Jamie Iles)사용자 정의80186 호환 GPLv3 코어[https://www.jamieiles.com/80186/ s80x86]SystemVerilog
Zet제우스 고메즈 마르몰레호(Zeus Gómez Marmolejo)위시본(Wishbone)x86 PC 클론[https://archive.today/20130112150552/http://zet.aluzina.org/ Zet]베릴로그(Verilog)
ao486알렉산더 오스만(Aleksander Osman)아발론(Avalon)i486 SX 호환 코어[https://github.com/alfikpl/ao486 ao486]베릴로그(Verilog)
PowerPC/Power 명령어 집합 아키텍처 기반
PowerPC 405SIBM코어커넥트(CoreConnect)32비트 PowerPC v.2.03 Book EIBM베릴로그(Verilog)
PowerPC 440SIBM코어커넥트(CoreConnect)32비트 PowerPC v.2.03 Book EIBM베릴로그(Verilog)
PowerPC 470SIBM코어커넥트(CoreConnect)32비트 PowerPC v.2.05 Book EIBM베릴로그(Verilog)
마이크로와트(Microwatt)IBM/OpenPOWER위시본(Wishbone)64비트 PowerISA 3.0 개념 증명[https://github.com/antonblanchard/microwatt Microwatt @ Github]VHDL
ChiselwattIBM/OpenPOWER위시본(Wishbone)64비트 PowerISA 3.0[https://github.com/antonblanchard/chiselwatt Chiselwatt @ Github]Chisel
Libre-SOC[https://libre-soc.org Libre-SoC.org]위시본(Wishbone)64비트 PowerISA 3.0. CPU/GPU/VPU 구현 및 사용자 지정 벡터 명령어[https://libre-soc.org Libre-SoC.org]파이썬/nMigen
A2IIBM/OpenPOWER사용자 지정 PBus64비트 PowerPC 2.6 Book E. 순서 코어[https://github.com/openpower-cores/a2i A2I @ Github]VHDL
A2OIBM/OpenPOWER사용자 지정 PBus64비트 PowerPC 2.7 Book E. 비순서 코어[https://github.com/openpower-cores/a2o A2O @ Github]베릴로그(Verilog)
기타 아키텍처
ARC(ARC)ARC 인터내셔널(ARC International), 시놉시스(Synopsys)16/32/64비트 ISA RISC[https://www.synopsys.com/designware-ip/processor-solutions.html DesignWare ARC]베릴로그(Verilog)
ERIC5엔트너 일렉트로닉스(Entner Electronics)9비트 RISC, 매우 작은 크기, C 프로그래밍 가능[http://www.entner-electronics.com/tl/index.php/eric5.html ERIC5] VHDL
[https://github.com/howerj/forth-cpu H2 CPU]리처드 제임스 하우(Richard James Howe)사용자 정의16비트 스택 머신, Forth를 직접 실행하도록 설계됨, 소형[https://github.com/howerj/forth-cpu H2 CPU]VHDL
[http://www.fpga-cores.com/instant-soc/ Instant SoC][http://www.fpga-cores.com/ FPGA 코어]사용자 정의32비트 RISC-V M 확장, C++로 정의된 SoC[http://www.fpga-cores.com/instant-soc/ Instant SoC]VHDL
JOP(JOP)마틴 솨벨(Martin Schoeberl)SimpCon / 위시본(Wishbone)(확장)스택 지향적, 하드 실시간 지원, 자바 바이트코드 직접 실행[https://web.archive.org/web/20190417225405/http://www.jopdesign.com/ Jop]VHDL
LatticeMico8래티스(Lattice)위시본(Wishbone)[http://www.latticesemi.com/Products/DesignSoftwareAndIP/IntellectualProperty/IPCore/IPCores02/Mico8.aspx LatticeMico8]베릴로그(Verilog)
LatticeMico32래티스(Lattice)위시본(Wishbone)[http://www.latticesemi.com/products/intellectualproperty/ipcores/mico32/index.cfm LatticeMico32]베릴로그(Verilog)
[https://lxp32.github.io/ LXP32]알렉스 쿠즈네초프(Alex Kuznetsov)위시본(Wishbone)32비트, 3단계 파이프라인, 레지스터 파일 블록 RAM 기반[https://lxp32.github.io/ lxp32]VHDL
[https://github.com/MicroCoreLabs/Projects MCL65]마이크로코어 랩스(MicroCore Labs)초소형 마이크로시퀀서 기반 6502 코어252 Spartan-7 LUTs. 클럭 사이클 정확.[https://github.com/MicroCoreLabs/Projects MCL65 코어]
[https://mrisc32.bitsnbites.eu/ MRISC32-A1]마커스 겔나드(Marcus Geelnard)위시본(Wishbone), B4/파이프라인MRISC32 ISA를 구현하는 32비트 RISC/벡터 CPU[https://mrisc32.bitsnbites.eu/ MRISC32]VHDL
[https://github.com/stnolting/neo430 NEO430]스테판 놀팅(Stephan Nolting)위시본(아발론(Avalon), AXI4-Lite)16비트 MSP430 ISA 호환, 매우 작은 크기, 많은 주변 장치, 고도로 사용자 정의 가능[https://github.com/stnolting/neo430 NEO430]VHDL
Nios, Nios II알테라(Altera)아발론(Avalon)[https://web.archive.org/web/20101225092752/http://www.altera.com/products/ip/processors/nios2/ni2-index.html 알테라 Nios II]베릴로그(Verilog)
오픈RISC오픈코어스(OpenCores)위시본(Wishbone)32비트; ASIC, Actel, Altera, Xilinx FPGA에서 제작됨.[https://openrisc.io/]베릴로그(Verilog)
스파르탄MC다름슈타트 공과대학교 / 드레스덴 공과대학교사용자 지정 (AXI 지원 개발 중)18비트 ISA (GNU Binutils / GCC 지원 개발 중)[http://www.spartanmc.de SpartanMC]베릴로그(Verilog)
SYNPIC12미겔 앙헬 아조 펠라요(Miguel Angel Ajo Pelayo)PIC12F 호환, 게이트에서 프로그램 합성[http://projects.nbee.es/display/IPCORES/SYNPIC12+8bit+RISC+CPU+core nbee.es]VHDL
xr16얀 그레이(Jan Gray)XSOC 추상 버스Circuit Cellar Magazine #116-118에 소개된 16비트 RISC CPU 및 SoC[http://www.fpgacpu.org/xsoc/index.html XSOC/xr16]개략도
YASEP얀 귀동(Yann Guidon)직접 SRAM16 또는 32비트, [https://web.archive.org/web/20121207045204/http://yasep.org/VHDL/ VHDL] 및 [http://yasep.org/#!ASM/impASM#examples/keywords.yas asm]의 RTL JS, 마이크로컨트롤러 서브셋: 준비됨[http://yasep.org yasep.org] ([http://www.mozilla.com/ 파이어폭스] 필요)VHDL
[http://zipcpu.com/about/zipcpu.html ZipCPU][http://zipcpu.com/about/gisselquist-technology.html 기스퀘스트 기술]위시본, B4/파이프라인최소한의 FPGA 리소스 사용을 목표로 하는 32비트 CPU[http://zipcpu.com/about/zipcpu.html zipcpu.com]베릴로그(Verilog)
ZPU(ZPU)자일린 AS(Zylin AS)위시본(Wishbone)스택 기반 CPU, 구성 가능한 16/32비트 데이터 경로, eCos 지원[http://opensource.zylin.com/zpu.htm Zylin CPU]VHDL
RISC5니클라우스 비르트(Niklaus Wirth)사용자 정의편집기 및 컴파일러를 포함한 완전한 그래픽 Oberon 시스템 실행. 소프트웨어는 동일한 FPGA 보드에서 개발 및 실행될 수 있습니다.[http://www.projectoberon.com/ www.projectoberon.com/]베릴로그(Verilog)


2. 1. ARM 아키텍처 기반

2. 1. 1. 앰버(Amber)

앰버(Amber)는 코너 산티포트(Conor Santifort)가 개발한 오픈 소스 코어 (LGPLv2.1)이다. Wishbone 버스를 지원하며, ARMv2a 3단계 또는 5단계 파이프라인을 갖는다.

2. 1. 2. 코어텍스-M1(Cortex-M1)

ARM 홀딩스에서 개발한 코어로 70–200MHz, 32비트 RISC이다.

2. 2. AVR 아키텍처 기반

2. 2. 1. 나브레(Navré)

세바스티앙 부르도데크(Sébastien Bourdeauducq)가 개발한 오픈 소스 코어이다. Atmel AVR 호환 8비트 RISC이다.

2. 2. 2. pAVR

pAVR은 Doru Cuturela영어가 개발한 오픈 소스 코어이다. Atmel AVR 호환 8비트 RISC이다.

2. 2. 3. softavrcore

안드라스 팔(Andras Pal영어)이 개발한 오픈 소스 코어이다. Atmel AVR 호환 8비트 RISC(AVR5까지) 및 주변 장치, SoC 기능을 포함한다.

2. 3. MicroBlaze 아키텍처 기반

2. 3. 1. AEMB

AEMB는 숀 탄(Shawn Tan영어)이 개발한 오픈 소스 코어이다. AEMB는 MicroBlaze EDK 3.2와 호환된다.

2. 3. 2. MicroBlaze

자일링스(Xilinx)에서 개발한 코어이다.

2. 3. 3. OpenFire

버지니아 공대 CCM 연구소에서 개발한 오픈 소스 코어이다. MicroBlaze와 바이너리 호환이 가능하다.

2. 3. 4. SecretBlaze

몽펠리에 대학교와 CNRS LIRMM에서 개발한 오픈 소스 코어이다. MicroBlaze ISA를 따르며, VHDL로 작성되었다.

2. 4. MCS-51 아키텍처 기반

2. 4. 1. MCL51

MCL51은 마이크로코어 랩스(MicroCore Labs)에서 개발한 초소형 마이크로시퀀서 기반의 8051 오픈 소스 마이크로프로세서 코어이다.

2. 4. 2. TSK51/52

TSK51/52는 알티움(Altium)에서 개발한 제품이다. 8비트 인텔 8051 명령어 집합과 호환되며, 낮은 클럭 사이클을 사용하는 로열티 없는 대안으로 제공된다.

2. 5. MIPS 아키텍처 기반

2. 5. 1. BERI

BERI는 케임브리지 대학교에서 개발한 BSD 라이선스의 오픈 소스 마이크로프로세서 코어이다.

2. 5. 2. Dossmatik

르네 도스(René Doss)가 개발한 오픈 소스 코어이다. Dossmatik 코어는 CC BY-NC 3.0 라이선스를 따르며, 상업적 지원을 원하는 사용자는 사용료를 지불해야 한다. Dossmatik은 MIPS I 명령어 집합을 사용하며 파이프라인 단계를 거친다.

2. 5. 3. TSK3000A

TSK3000A는 알티움(Altium)에서 개발한 32비트 R3000 스타일 RISC 수정된 하버드 아키텍처 CPU이며, 로열티가 없다.

2. 6. PicoBlaze 아키텍처 기반

2. 6. 1. PacoBlaze

PacoBlaze는 파블로 블레이어(Pablo Bleyer)가 개발한 오픈 소스 코어이다. 자일링스의 PicoBlaze 프로세서와 호환된다.

2. 6. 2. PicoBlaze

자일링스에서 개발한 소프트 마이크로프로세서 코어이다.

2. 7. RISC-V 아키텍처 기반

2. 7. 1. f32c

f32c는 자그레브 대학교에서 개발한 32비트 RISC 및 MIPS ISA 서브셋 (재지정 가능) 오픈 소스 소프트 코어 프로세서이다. BSD 허가서하에 배포되며, GCC 툴체인을 사용한다.

2. 7. 2. NEORV32

NEORV32는 스테판 놀팅(Stephan Nolting)이 개발한 오픈 소스 코어 (BSD 라이선스)이다. RISC-V 명령어 집합 아키텍처(ISA)를 준수하며, rv32[i/e] [m] [a] [c] [b] [u] [Zfinx] [Zicsr] [Zifencei] 사양을 지원한다. CPU 및 SoC로 사용 가능하며, 고도로 사용자 정의가 가능하다는 특징이 있다. GCC 툴체인을 사용하여 개발할 수 있다.

2. 7. 3. VexRiscv

SpinalHDL에서 개발된 32비트 RISC-V 프로세서이다. Artix 7에서 최대 340MHz로 동작하며, 최대 1.44 DMIPS/MHz의 성능을 제공한다.

2. 8. SPARC 아키텍처 기반

2. 8. 1. LEON2(-FT)

유럽 우주국(ESA)에서 개발한 오픈 소스 코어이다. SPARC V8 명령어 집합 아키텍처를 사용한다.

2. 8. 2. LEON3/4

에어로플렉스 가이슬러(Aeroflex Gaisler)에서 개발한 SPARC V8 아키텍처 기반의 오픈 소스 코어이다.

2. 8. 3. OpenPiton

OpenPiton은 프린스턴 대학교 병렬 그룹에서 개발한 오픈 소스, 멀티코어 SPARC V9이다.

2. 8. 4. OpenSPARC T1

OpenSPARC T1은 썬 마이크로시스템즈에서 개발한 오픈 소스 소프트 마이크로프로세서 코어이다. 64비트 SPARC 마이크로프로세서이다.

2. 8. 5. Tacus/PIPE5

템립(TemLib)에서 개발한 오픈 소스 코어이다. SPARC V8 명령어 집합 구조를 사용한다.

2. 9. x86 아키텍처 기반

2. 9. 1. CPU86

CPU86은 HT-랩(HT-Lab)에서 개발한 8088 호환 오픈 소스 코어이다. VHDL로 작성되었다.

2. 9. 2. MCL86

MCL86은 마이크로코어 랩스(MicroCore Labs)에서 개발한 8088/8086 호환 소프트 마이크로프로세서 코어이다. 이 코어는 오픈 소스로 제공되며, 마이크로시퀀서로 구현된 주기 정확(cycle-accurate) 특성을 갖는다. MCL86은 Kintex-7 FPGA에서 2% 미만의 사용률을 보여, 매우 효율적인 설계임을 알 수 있다.

2. 9. 3. s80x86

s80x86은 제이미 아일스(Jamie Iles)가 개발한 오픈 소스 코어 (GPLv3)이다. 80186 호환 GPLv3 코어이다.

2. 9. 4. Zet

Zet는 오픈 소스 코어로, 제우스 고메즈 마르몰레호(Zeus Gómez Marmolejo)가 개발하였다. x86 PC 클론이다.

2. 9. 5. ao486

ao486은 알렉산더 오스만(Aleksander Osman)이 개발한 오픈 소스(3-Clause BSD) i486 SX 호환 코어이다.

2. 10. PowerPC/Power 아키텍처 기반

2. 10. 1. PowerPC 405S

IBM에서 개발한 32비트 PowerPC v.2.03 Book E 프로세서이다.

2. 10. 2. PowerPC 440S

IBM에서 개발한 32비트 파워PC/PowerPC영어 v.2.03 Book E 임베디드 프로세서 코어이다.

2. 10. 3. PowerPC 470S

IBM에서 개발한 32비트 PowerPC v.2.05 Book E 프로세서이다.

2. 10. 4. Microwatt

Microwatt는 IBM/OpenPOWER에서 개발한 오픈 소스 코어 (CC-BY 4.0)이다. 64비트 PowerISA 3.0 개념 증명용으로 개발되었다.

2. 10. 5. Chiselwatt

Chiselwatt는 IBM/OpenPOWER에서 개발한 64비트 PowerISA 3.0 오픈 소스 코어 (CC-BY 4.0)이다.

2. 10. 6. Libre-SOC

Libre-SoC.org에서 개발한 오픈 소스 코어 (BSD/LGPLv2+)이다. 64비트 PowerISA 3.0을 준수한다. CPU/GPU/VPU 구현 및 사용자 지정 벡터 명령어를 개발 중이다.

2. 10. 7. A2I

IBM/OpenPOWER에서 개발한 오픈 소스 코어 (CC-BY 4.0)이다. 64비트 PowerPC 2.6 Book E를 구현했다. 순차 실행(In-order execution) 코어이다.

2. 10. 8. A2O

IBM/OpenPOWER에서 개발한 오픈 소스 코어(CC-BY 4.0)이다. 64비트 PowerPC 2.7 Book E이다. 비순서 코어이다.

2. 11. 기타 아키텍처 기반

2. 11. 1. ARC

ARC 인터내셔널(ARC International)과 시놉시스(Synopsys)에서 개발한 16/32/64비트 RISC ISA이다.

2. 11. 2. ERIC5

엔트너 일렉트로닉스(Entner Electronics)에서 개발한 ERIC5는 9비트 RISC 마이크로프로세서이다. 매우 작은 크기를 가지고 있으며, C 프로그래밍이 가능하다.

2. 11. 3. H2 CPU

리처드 제임스 하우(Richard James Howe)가 개발한 H2 CPU는 MIT 라이선스로 배포되는 오픈 소스 코어이다. 16비트 스택 머신이며, 포스를 직접 실행하도록 설계되어 크기가 작다.

2. 11. 4. Instant SoC

Instant SoC는 FPGA 코어에서 개발되었다. 32비트 RISC-V M 확장을 지원하며, C++로 SoC가 정의되어 있다.

2. 11. 5. JOP

마틴 솨벨(Martin Schoeberl)이 개발한 오픈 소스 코어이다. JOP는 스택 지향적이며, 하드 실시간 시스템을 지원하고, 자바 바이트코드를 직접 실행한다.

2. 11. 6. LatticeMico8

래티스 반도체에서 개발한 오픈 소스 코어이다.

2. 11. 7. LatticeMico32

래티스 반도체(래티스 세미컨덕터)에서 개발한 오픈 소스 코어이다.

2. 11. 8. LXP32

LXP32는 알렉스 쿠즈네초프(Alex Kuznetsov)가 개발한 오픈 소스 코어 (MIT)이다. 32비트 프로세서로, 3단계 파이프라인 구조를 가지고 있으며, 레지스터 파일은 블록 RAM을 기반으로 한다.

2. 11. 9. MCL65

MCL65는 마이크로코어 랩스(MicroCore Labs)에서 개발한 6502 호환 소프트 마이크로프로세서 코어이다. 초소형 마이크로시퀀서 기반으로 설계되었다.

2. 11. 10. MRISC32-A1

마커스 겔나드(Marcus Geelnard)가 개발한 오픈 소스 코어이다. MRISC32 ISA를 구현하는 32비트 RISC/벡터 CPU이다.

2. 11. 11. NEO430

NEO430은 스테판 놀팅(Stephan Nolting영어)이 개발한 16비트 MSP430 호환 오픈 소스 코어이다. 매우 작은 크기를 가지면서도 다양한 주변 장치를 갖추고 있으며, 사용자의 요구에 따라 고도로 커스터마이징할 수 있다는 장점이 있다.

2. 11. 12. Nios, Nios II

알테라에서 개발한 소프트 마이크로프로세서에는 Nios와 Nios II가 있다.

2. 11. 13. OpenRISC

OpenRISC는 오픈코어스(OpenCores)에서 개발한 오픈 소스 마이크로프로세서 코어이다. 32비트 프로세서로, ASIC, Actel, Altera, Xilinx FPGA에서 제작되었다.

2. 11. 14. SpartanMC

다름슈타트 공과대학교와 드레스덴 공과대학교에서 개발한 오픈 소스 코어이다. 18비트 ISA를 사용하며, GNU Binutils 및 GCC 지원을 위한 개발이 진행 중이다.

2. 11. 15. SYNPIC12

SYNPIC12는 미겔 앙헬 아조 펠라요(Miguel Angel Ajo Pelayo)가 개발한 오픈 소스 코어 (MIT)이다. PIC12F와 호환되며, 게이트에서 프로그램 합성이 가능하다.

2. 11. 16. xr16

xr16은 얀 그레이(Jan Gray)가 개발한 16비트 RISC CPU 및 SoC이다. Circuit Cellar Magazine #116-118에 소개되었다.

2. 11. 17. YASEP

얀 귀동(Yann Guidon프랑스어)이 개발한 오픈 소스 코어 (AGPLv3)이다. 16비트 또는 32비트로 동작한다.

2. 11. 18. ZipCPU

ZipCPU는 기스퀘스트 기술(Gisselquist Technology)에서 개발한 오픈 소스 코어(GPLv3)이다. 32비트 CPU이며, 최소한의 FPGA 리소스 사용을 목표로 한다.

2. 11. 19. ZPU

ZPU는 자일링스 AS(Zylinx AS)에서 개발한 소형의 스택 기반 CPU 코어이다. ZPU는 오픈 소스(GPL) 라이선스 하에 배포된다. 16비트 또는 32비트 데이터 경로로 구성할 수 있다. 운영 체제로는 eCos가 지원된다.

2. 11. 20. RISC5

요약과 원본 소스에 RISC5 관련 내용이 전혀 없습니다. 따라서, 주어진 정보만으로는 위키텍스트를 생성할 수 없습니다.

참조

[1] 웹사이트 "Zet soft core running Windows 3.0" by Andrew Felch 2011 http://www.dailycirc[...] 2018-10-13
[2] 웹사이트 "FPGA Architectures from 'A' to 'Z'" by Clive Maxfield 2006 http://www.embedded.[...] 2012-08-18
[3] 웹사이트 MicroBlaze Soft Processor: Frequently Asked Questions http://www.xilinx.co[...] 2011-10-27
[4] 논문 Implementing processor arrays on FPGAs https://doi.org/10.1[...] 1998
[5] 논문 A 24 Processors System on Chip FPGA Design with Network on Chip http://www.design-re[...]
[6] 웹사이트 Micro16 Array - A Simple CPU Array http://members.optus[...]
[7] 뉴스 1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer http://www.fastcompa[...] 2011
[8] 뉴스 Scientists Squeeze Over 1,000 Cores onto One Chip http://www.ecnmag.co[...] 2012-03-05
[9] 웹사이트 "Top 7 Reasons to Replace Your Microcontroller with a MAX 10 FPGA" https://www.altera.c[...]
[10] 웹사이트 "Using FPGAs to avoid microprocessor obsolescence" http://www.embedded.[...] 2008
[11] 웹사이트 FPGA processor IP needs to be supported https://www.electron[...] 2019-04-03
[12] 웹사이트 Overview :: OpenFire Processor Core :: OpenCores http://opencores.org[...]
[13] 웹사이트 "Zet soft core running Windows 3.0" by Andrew Felch 2011 http://www.dailycirc[...] 2018-10-13
[14] 웹인용 "FPGA Architectures from 'A' to 'Z' : Part 2" http://www.embedded.[...] 2012-08-18
[15] 웹사이트 MicroBlaze Soft Processor: Frequently Asked Questions http://www.xilinx.co[...] 2011-10-27
[16] 논문 Implementing processor arrays on FPGAs https://doi.org/10.1[...] 1998
[17] 논문 A 24 Processors System on Chip FPGA Design with Network on Chip http://www.design-re[...]
[18] 웹사이트 Micro16 Array - A Simple CPU Array http://members.optus[...] "20200801"
[19] 뉴스 1,000 Core CPU Achieved: Your Future Desktop Will Be a Supercomputer http://www.fastcompa[...] 2011
[20] 뉴스 Scientists Squeeze Over 1,000 Cores onto One Chip http://www.ecnmag.co[...] 2012-03-05
[21] 웹인용 "Top 7 Reasons to Replace Your Microcontroller with a MAX 10 FPGA" https://www.altera.c[...]
[22] 웹인용 "Using FPGAs to avoid microprocessor obsolescence" http://www.embedded.[...] 2008
[23] 웹인용 FPGA processor IP needs to be supported https://www.electron[...] 2019-04-03


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com