OpenCores

1. 개요

OpenCores는 1999년 Damjan Lampret에 의해 설립된 오픈 소스 하드웨어 프로젝트이다. 다양한 IP(Intellectual Property) 코어, 주로 Verilog 또는 VHDL로 작성된 디지털 모듈을 개발하고 공개하며, ASIC 및 FPGA 제작에 사용된다. GNU 일반 공중 사용 허가서, GNU 약소 일반 공중 사용 허가서, BSD 사용 허가서 등 오픈 소스 라이선스를 사용하며, OpenRISC, USB 컨트롤러, 이더넷 컨트롤러, 암호화 유닛 등의 주요 프로젝트를 포함한다. 2015년에는 ORSoC AB가 비트코인 채굴기 개발에 집중하면서 OpenCores 프로젝트 지원이 줄어들었고, 핵심 개발팀은 FOSSi를 설립하여 librecores.org 웹사이트를 통해 독자적인 개발을 진행하고 있다.

2. 역사

OpenCores는 1999년에 설립되었으며, 2001년 CNET 기사를 통해 처음으로 언론에 알려졌다. 이후 플렉스트로닉스] 등 여러 기업들의 지원을 받았다.

2007년 스웨덴의 ORSoC AB가 사이트 관리를 맡게 되었고, 2015년 핵심 OpenRISC 개발팀은 자유 및 오픈 소스 실리콘 재단(FOSSi)을 설립하고 [https://www.librecores.org librecores.org] 웹사이트를 등록했다.

EE Times는 2008년 말 OpenCores 가입자가 20,000명을 넘었다고 보도했다. 2010년 10월에는 95,000명의 등록 사용자와 약 800개의 프로젝트를 보유했으며, 2012년 7월에는 150,000명의 등록 사용자를 달성했다.

OpenCores 사이트에서는 다양한 IP 개발과 공개가 이루어지고 있으며, 누구나 자유롭게 이용할 수 있다. IP 소스는 대부분 Verilog HDL 또는 VHDL로 작성되어 있으며, IP 외에도 자유 EDA 보급 활동도 하고 있다.

2.1. 설립 초기

OpenCores는 1999년 Damjan Lampret에 의해 설립되었다. Damjan Lampret의 개인 홈페이지에는 OpenCores가 1999년에 시작된 것으로 기록되어 있다.

OpenCores 사이트와 그 목표가 처음으로 언론에 오른 것은 2001년 CNET News 기사를 통해서였으며, 그 다음 해에는 플렉스트로닉스]를 필두로 한 몇몇 기업들의 홍보 및 지원을 받기도 했다.

2.2. ORSoC AB 인수 및 FOSSi 분리

2007년 11월, 스웨덴의 ORSoC AB가 OpenCores 사이트 관리를 담당하게 되었다. 같은 해 중반, 새로운 후원자를 구하는 호소가 있었다. 그해 11월, 스웨덴 디자인 회사 ORSoC AB는 OpenCores 웹사이트의 유지 관리를 인수하기로 합의했다.

2015년, ORSoC AB는 비트코인 채굴기 개발을 위해 KNCMiner AB와 합작 투자를 설립했다. 이로 인해 opencores.org 프로젝트에 할애할 시간이 줄어들었다. 이러한 상황에 대응하여, 핵심 OpenRISC 개발 팀은 자유 및 오픈 소스 실리콘 재단(FOSSi)을 설립하고, 상업적 통제와 무관하게 모든 미래 개발의 기반으로 [https://www.librecores.org librecores.org] 웹사이트를 등록했다.

3. 라이선싱

OpenCores에서 개발하는 컴포넌트들은 GNU 일반 공중 사용 허가서, GNU 약소 일반 공중 사용 허가서, 3항 BSD 사용 허가서 등 오픈 소스 소프트웨어용 라이선스가 적용되어 릴리즈된다.

OpenCores 이니셔티브에서 제작된 구성 요소는 널리 사용되는 오픈 소스 하드웨어 라이선스가 부재한 상황에서 여러 다른 소프트웨어 라이선스를 사용한다. 가장 흔한 것은 GNU LGPL로, 구성 요소에 대한 수정 사항은 커뮤니티와 공유해야 하며, 독점 구성 요소와 함께 사용할 수 있다. 덜 제한적인 3-clause BSD 라이선스도 일부 하드웨어 프로젝트에서 사용되며, GNU GPL은 모델 및 펌웨어와 같은 소프트웨어 구성 요소에 자주 사용된다.

4. 주요 프로젝트

OpenCores에서 개발되거나 개발에 기여한 주요 프로젝트는 다음과 같다.

이 라이브러리는 중앙 처리 장치, 메모리 컨트롤러, 주변 장치, 마더보드 및 기타 구성 요소의 설계 요소를 포함한다. 새로운 반도체 제조업체는 이 정보를 사용하고 설계를 무료로 라이선스할 수 있다.

"코어"는 디지털 모듈을 의미하며, 일반적으로 IP 코어로 알려져 있다. 이러한 구성 요소는 맞춤형 집적 회로(주문형 반도체)와 필드 프로그래머블 게이트 어레이를 모두 제작하는 데 사용된다.

코어는 하드웨어 기술 언어인 Verilog, VHDL 또는 SystemC로 구현되며, 실리콘 또는 게이트 어레이로 합성될 수 있다.

이 프로젝트는 시스템 버스로 일반적인 비독점 Wishbone을 사용하고 있으며, 오늘날 대부분의 구성 요소가 이 버스에 맞춰져 있다.

4.1. 프로세서 코어

* OpenRISC: 축소 명령어 집합 컴퓨터 중앙 처리 장치
* Amber (프로세서 코어): ARM 호환 RISC 중앙 처리 장치
* Zilog Z80 복제본
* PIC16F84 코어
* Zet: x86 호환 코어

4.2. 주변 장치

다음은 OpenCores를 통해 개발되고 있거나 개발된 컴포넌트들이다.

4.3. 기타

OpenCores를 통해 개발되거나 개발된 컴포넌트들은 다음과 같다.

* OpenRISC: RISC 중앙 처리 장치
* Zilog Z80의 클론
* USB 2.0 컨트롤러
* 10/100/1000Mbit 이더넷 컨트롤러
* 암호화(DES, AES, RSA 등) 유닛
* HyperTransport 터널
* Zet: x86 호환 코어
* PIC16F84 코어
* Amber (프로세서 코어) – ARM 호환 RISC 중앙 처리 장치

이 라이브러리는 중앙 처리 장치, 메모리 컨트롤러, 주변 장치, 마더보드 및 기타 구성 요소의 설계 요소를 포함할 것이다. 새로운 반도체 제조업체는 이 정보를 사용하고 설계를 무료로 라이선스할 수 있다.

"코어"는 디지털 모듈을 의미하며, 일반적으로 IP 코어로 알려져 있다. 이러한 구성 요소는 맞춤형 집적 회로(주문형 반도체)와 필드 프로그래머블 게이트 어레이를 모두 제작하는 데 사용된다.

코어는 하드웨어 기술 언어인 Verilog, VHDL 또는 SystemC로 구현되며, 실리콘 또는 게이트 어레이로 합성될 수 있다.

이 프로젝트는 시스템 버스로 일반적인 비독점 Wishbone을 사용하고 있으며, 오늘날 대부분의 구성 요소가 이 버스에 맞춰져 있다.

5. OpenRISC ASIC 프로젝트

2011년 4월, OpenCores는 OpenRISC 프로세서를 기반으로 하는 완벽한 시스템 온 칩 설계를 개발하고 이를 ASIC 부품으로 구현하기 위한 새로운 프로젝트에 대한 기부를 시작했다. OpenCores는 OpenSPARC 및 LEON과 같은 OpenCores 관련 프로젝트와 협력했다.

6. 같이 보기

* 오픈 콘텐츠
* 자유 콘텐츠
* 오픈 소스 하드웨어
* Wishbone