SIMM
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
SIMM(Single In-line Memory Module)은 1983년 왕 연구소에서 개발된 메모리 모듈로, 여러 개의 DRAM 칩을 포함한다. 30핀과 72핀 형태가 주로 사용되었으며, 30핀 SIMM은 8비트, 72핀 SIMM은 32비트 데이터 전송을 지원했다. 30핀 SIMM은 256KB, 1MB, 4MB, 16MB, 72핀 SIMM은 1MB, 2MB, 4MB, 8MB, 16MB, 32MB, 64MB, 128MB의 용량을 가졌다. SIMM은 1990년대 후반 DIMM으로 대체되었다.
더 읽어볼만한 페이지
- 컴퓨터 메모리 폼 팩터 - SO-DIMM
SO-DIMM은 DIMM보다 작은 크기로 노트북, 소형 PC 등에 사용되는 메모리 모듈 규격이며, 다양한 핀 수를 가지고 DDR3 SDRAM을 포함한다. - 컴퓨터 메모리 폼 팩터 - CAMM (메모리 모듈)
CAMM은 기존 DDR 메모리의 한계를 극복하고자 개발된 차세대 메모리 모듈로, 2022년 델에서 자체 규격으로 출시되었으며 2023년 JEDEC에서 CAMM2 규격이 발표되었다.
| SIMM | |
|---|---|
| 기본 정보 | |
![]() | |
| 유형 | 메모리 모듈 |
| 형태 | 인쇄 회로 기판 |
| 핀 수 | 100 (DDR 이전 SDRAM DIMM) 168 (SDRAM) 184 (DDR SDRAM) 200 (SODIMM DDR SDRAM) 240 (DDR2 SDRAM, DDR3 SDRAM) 204 (SODIMM DDR2 SDRAM, DDR3 SDRAM) 288 (DDR4 SDRAM) 260 (SODIMM DDR4 SDRAM) 288 (DDR5 SDRAM) 262 (SODIMM DDR5 SDRAM) |
| 기술 정보 | |
| 데이터 폭 | 64비트 (ECC 제외) 또는 72비트 (ECC 포함) |
| 모듈 대역폭 | PC-100: 800MB/s PC-133: 1.06GB/s PC-1600: 1.6GB/s PC-2100: 2.1GB/s PC-2700: 2.7GB/s PC-3200: 3.2GB/s PC2-3200: 3.2GB/s PC2-4200: 4.2GB/s PC2-5300: 5.3GB/s PC2-6400: 6.4GB/s PC2-8500: 8.5GB/s PC3-8500: 8.5GB/s PC3-10600: 10.6GB/s PC3-12800: 12.8GB/s PC3-14900: 14.9GB/s PC3-16000: 16.0GB/s PC3-17000: 17.0GB/s PC3-19200: 19.2GB/s PC4-17000: 17.0GB/s PC4-19200: 19.2GB/s PC4-21300: 21.3GB/s PC4-24000: 24.0GB/s PC4-25600: 25.6GB/s PC4-27200: 27.2GB/s PC4-28800: 28.8GB/s PC4-30400: 30.4GB/s PC4-32000: 32.0GB/s PC4-33600: 33.6GB/s PC4-35200: 35.2GB/s PC4-36800: 36.8GB/s PC4-38400: 38.4GB/s PC4-40000: 40.0GB/s PC4-41600: 41.6GB/s PC4-43200: 43.2GB/s PC4-44800: 44.8GB/s PC4-46400: 46.4GB/s PC4-48000: 48.0GB/s |
| 관련 규격 | |
| 관련 규격 | JEDEC |
| 기타 | |
| 설명 | DIMM(Dual Inline Memory Module, 이중 직렬 메모리 모듈)은 개인용 컴퓨터, 워크스테이션, 서버에서 사용되는 일련의 RAM 칩으로 구성된 유형의 메모리 모듈이다. SIMM(Single Inline Memory Module, 단일 직렬 메모리 모듈)과 대조적으로 DIMM은 모듈의 양쪽에 있는 핀이 전기적으로 서로 독립되어 있다. |
2. 역사
SIMM은 1983년 왕 연구소의 제임스 E. 클레이튼에 의해 발명되었으며, 1987년에 후속 특허가 부여되었다.[3][4] 왕 연구소는 여러 회사들을 상대로 특허 소송을 제기하기도 했다.[5][6][7][8][9] 초기 메모리 모듈은 64K 히타치 "플립 칩" 부품을 사용한 세라믹 기판 위에 제작되었으며, 패키징의 일종인 핀(pin)을 가지고 있었다.[2] 핀을 사용하는 SIMM은 엣지 커넥터를 사용하는 모듈과 구별하기 위해 SIP 또는 SIPP 메모리 모듈이라고도 불린다.
SIMM의 첫 번째 변형은 30개의 핀을 가지고 있으며 8비트의 데이터를 제공했다(패리티 SIMM의 경우 9번째 오류 감지 비트 포함). 이들은 AT 호환(예: 286 기반, 왕 APC[10]), 386 기반, 486 기반, 매킨토시 플러스, 매킨토시 II, 쿼드라, 아타리 STE 마이크로컴퓨터, 왕 VS 미니컴퓨터 및 롤랜드 전자 샘플러에서 사용되었다.
두 번째 변형은 72개의 핀을 가지고 있으며 32비트의 데이터(패리티 및 ECC 버전의 경우 36비트)를 제공한다. 1990년대 초 IBM PS/2의 후기 모델에서 처음 등장했으며, 이후 486, 펜티엄, 펜티엄 프로, 초기 펜티엄 II 기반 시스템 및 기타 브랜드의 동시대/경쟁 칩에서 사용되었다. 90년대 중반까지 72핀 SIMM은 신규 제작 컴퓨터에서 30핀 SIMM을 대체했으며, 자체적으로 DIMM으로 교체되기 시작했다.
UNIX 워크스테이션과 같은 비 IBM PC 컴퓨터는 독점적인 비표준 SIMM을 사용하기도 했다. 매킨토시 IIfx는 64핀의 독점적인 비표준 SIMM을 사용한다.
SIMM에 사용된 DRAM 기술에는 FPM (Fast Page Mode 메모리, 모든 30핀 및 초기 72핀 모듈에 사용)과 고성능 EDO DRAM (후기 72핀 모듈에 사용)이 있다.
메모리 모듈과 일부 프로세서의 데이터 버스 폭이 다르기 때문에, 때로는 메모리 뱅크를 채우기 위해 여러 모듈을 동일한 쌍 또는 동일한 4개 그룹으로 설치해야 했다. 일반적인 규칙은 다음과 같다.
| 시스템 | 필요한 SIMM |
|---|---|
| 16비트 데이터 버스 시스템 (286, 386SX, 68000, 로우엔드 68020/68030) | 2개의 30핀 SIMM |
| 32비트 데이터 버스 시스템 (386DX, 486, 풀 스펙 68020에서 68060) | 4개의 30핀 SIMM 또는 1개의 72핀 SIMM |
| 64비트 데이터 버스 시스템 (펜티엄) | 2개의 72핀 SIMM |
SIMM에는 크게 30핀 SIMM과 72핀 SIMM 두 가지 종류가 있다.
일부 펜티엄 시스템은 "하프 뱅크 모드"를 지원하여 단일 SIMM 작동을 허용하기도 했다. 반대로, 일부 386 및 486 시스템은 "메모리 인터리빙"을 사용하여 SIMM의 수를 두 배로 늘리고 대역폭을 두 배로 늘리기도 했다.
초기 SIMM 소켓은 푸시 타입 소켓이었다. 이후 SIMM이 각도로 삽입된 다음 수직 위치로 기울어지는 ZIF 소켓으로 대체되었다. SIMM을 제거하려면 각 끝에 있는 두 개의 금속 또는 플라스틱 클립을 옆으로 당겨 SIMM을 뒤로 기울여 빼내야 한다.
일부 SIMM은 존재 감지 (PD)를 지원하여 SIMM의 용량과 속도를 감지할 수 있게 했다. PD SIMM은 PD를 지원하지 않는 장비에서도 사용 가능하며, 이 경우 PD 정보는 무시된다. 표준 SIMM을 PD를 지원하도록 쉽게 변환할 수도 있다.[11]
3. 일반적인 메모리 크기
3. 1. 30핀 SIMM


30핀 SIMM의 표준 크기는 256KB, 1MB, 4MB, 16MB이다.
30핀 SIMM은 12개의 주소 라인을 가지고 있어 총 24개의 주소 비트를 제공할 수 있다. 8비트 데이터 폭을 사용하면 패리티 및 비-패리티 모듈 모두에 대해 최대 16MB의 절대 용량을 가질 수 있다(추가 중복 비트 칩은 일반적으로 사용 가능한 용량에 기여하지 않음).
| 핀 # | 이름 | 신호 설명 | 핀 # | 이름 | 신호 설명 |
|---|---|---|---|---|---|
| 1 | VCC | +5 VDC | 16 | DQ4 | 데이터 4 |
| 2 | /CAS | 열 주소 스트로브 | 17 | A8 | 주소 8 |
| 3 | DQ0 | 데이터 0 | 18 | A9 | 주소 9 |
| 4 | A0 | 주소 0 | 19 | A10 | 주소 10 |
| 5 | A1 | 주소 1 | 20 | DQ5 | 데이터 5 |
| 6 | DQ1 | 데이터 1 | 21 | /WE | 쓰기 활성화 |
| 7 | A2 | 주소 2 | 22 | VSS | 접지 |
| 8 | A3 | 주소 3 | 23 | DQ6 | 데이터 6 |
| 9 | VSS | 접지 | 24 | A11 | 주소 11 |
| 10 | DQ2 | 데이터 2 | 25 | DQ7 | 데이터 7 |
| 11 | A4 | 주소 4 | 26 | QP* | 데이터 패리티 출력 |
| 12 | A5 | 주소 5 | 27 | /RAS | 행 주소 스트로브 |
| 13 | DQ3 | 데이터 3 | 28 | /CASP* | 패리티 열 주소 스트로브 |
| 14 | A6 | 주소 6 | 29 | DP* | 데이터 패리티 입력 |
| 15 | A7 | 주소 7 | 30 | VCC | +5 VDC |
* 핀 26, 28 및 29는 비-패리티 SIMM에서는 연결되지 않음.
3. 2. 72핀 SIMM

72핀 SIMM의 표준 크기는 1MB, 2MB, 4MB, 8MB, 16MB, 32MB, 64MB, 128MB이다. (추가 주소 라인을 사용하여 최대 2GB를 지원하는 3.3V 모듈도 표준으로 정의되어 있다.)[12]
12개의 주소 라인으로 총 24개의 주소 비트를 제공하며, 칩 랭크가 2개이고 32비트 데이터 출력을 가지므로 최대 용량은 227 = 128MB이다.
| 핀 번호 | 이름 | 신호 설명 | 핀 번호 | 이름 | 신호 설명 |
|---|---|---|---|---|---|
| 1 | VSS | 접지 | 37 | MDP1* | 데이터 패리티 1 (MD8..15) |
| 2 | MD0 | 데이터 0 | 38 | MDP3* | 데이터 패리티 3 (MD24..31) |
| 3 | MD16 | 데이터 16 | 39 | VSS | 접지 |
| 4 | MD1 | 데이터 1 | 40 | /CAS0 | 열 주소 스트로브 0 |
| 5 | MD17 | 데이터 17 | 41 | /CAS2 | 열 주소 스트로브 2 |
| 6 | MD2 | 데이터 2 | 42 | /CAS3 | 열 주소 스트로브 3 |
| 7 | MD18 | 데이터 18 | 43 | /CAS1 | 열 주소 스트로브 1 |
| 8 | MD3 | 데이터 3 | 44 | /RAS0 | 행 주소 스트로브 0 |
| 9 | MD19 | 데이터 19 | 45 | /RAS1† | 행 주소 스트로브 1 |
| 10 | VCC | +5 VDC | 46 | NC | 연결 안 됨 |
| 11 | NU [PD5#] | 사용 안 함 [존재 감지 5 (3v3)] | 47 | /WE | 읽기/쓰기 활성화 |
| 12 | MA0 | 주소 0 | 48 | NC [/ECC#] | 연결 안 됨 [ECC 존재 (접지 시) (3v3)] |
| 13 | MA1 | 주소 1 | 49 | MD8 | 데이터 8 |
| 14 | MA2 | 주소 2 | 50 | MD24 | 데이터 24 |
| 15 | MA3 | 주소 3 | 51 | MD9 | 데이터 9 |
| 16 | MA4 | 주소 4 | 52 | MD25 | 데이터 25 |
| 17 | MA5 | 주소 5 | 53 | MD10 | 데이터 10 |
| 18 | MA6 | 주소 6 | 54 | MD26 | 데이터 26 |
| 19 | MA10 | 주소 10 | 55 | MD11 | 데이터 11 |
| 20 | MD4 | 데이터 4 | 56 | MD27 | 데이터 27 |
| 21 | MD20 | 데이터 20 | 57 | MD12 | 데이터 12 |
| 22 | MD5 | 데이터 5 | 58 | MD28 | 데이터 28 |
| 23 | MD21 | 데이터 21 | 59 | VCC | +5 VDC |
| 24 | MD6 | 데이터 6 | 60 | MD29 | 데이터 29 |
| 25 | MD22 | 데이터 22 | 61 | MD13 | 데이터 13 |
| 26 | MD7 | 데이터 7 | 62 | MD30 | 데이터 30 |
| 27 | MD23 | 데이터 23 | 63 | MD14 | 데이터 14 |
| 28 | MA7 | 주소 7 | 64 | MD31 | 데이터 31 |
| 29 | MA11 | 주소 11 | 65 | MD15 | 데이터 15 |
| 30 | VCC | +5 VDC | 66 | NC [/EDO#] | 연결 안 됨 [EDO 존재 (접지 시) (3v3)] |
| 31 | MA8 | 주소 8 | 67 | PD1x | 존재 감지 1 |
| 32 | MA9 | 주소 9 | 68 | PD2x | 존재 감지 2 |
| 33 | /RAS3† | 행 주소 스트로브 3 | 69 | PD3x | 존재 감지 3 |
| 34 | /RAS2 | 행 주소 스트로브 2 | 70 | PD4x | 존재 감지 4 |
| 35 | MDP2* | 데이터 패리티 2 (MD16..23) | 71 | NC [PD (ref)#] | 연결 안 됨 [존재 감지 (참조) (3v3)] |
| 36 | MDP0* | 데이터 패리티 0 (MD0..7) | 72 | VSS | 접지 |
† /RAS1 및 /RAS3은 2랭크 SIMM(2, 8, 32 및 128MB)에서만 사용된다.[12]
# 이 라인은 3.3V 모듈에서만 정의된다.[12]
x 존재 감지 신호는 JEDEC 표준에 자세히 설명되어 있다.[12]
4. 핀 배열
SIMM은 핀 수에 따라 30핀 SIMM과 72핀 SIMM으로 나뉜다. 각 핀은 메모리 모듈과 시스템 간의 데이터 교환을 위해 특정한 신호를 전달하는 역할을 한다.
30핀 SIMM과 72핀 SIMM에 대한 자세한 내용은 각 하위 섹션을 참조하면 된다.
4. 1. 30핀 SIMM
| 핀 번호 | 명칭 | 신호 설명 |
|---|---|---|
| 1 | VCC | +5 VDC |
| 2 | /CAS | 열 주소 스트로브 |
| 3 | DQ0 | 데이터 0 |
| 4 | A0 | 주소 0 |
| 5 | A1 | 주소 1 |
| 6 | DQ1 | 데이터 1 |
| 7 | A2 | 주소 2 |
| 8 | A3 | 주소 3 |
| 9 | VSS | 접지 |
| 10 | DQ2 | 데이터 2 |
| 11 | A4 | 주소 4 |
| 12 | A5 | 주소 5 |
| 13 | DQ3 | 데이터 3 |
| 14 | A6 | 주소 6 |
| 15 | A7 | 주소 7 |
| 16 | DQ4 | 데이터 4 |
| 17 | A8 | 주소 8 |
| 18 | A9 | 주소 9 |
| 19 | A10 | 주소 10 |
| 20 | DQ5 | 데이터 5 |
| 21 | /WE | 쓰기 활성화 |
| 22 | VSS | 접지 |
| 23 | DQ6 | 데이터 6 |
| 24 | NC | 내부 연결 없음 |
| 25 | DQ7 | 데이터 7 |
| 26 | NC | 내부 연결 없음 |
| 27 | /RAS | 행 주소 스트로브 |
| 28 | NC | 내부 연결 없음 |
| 29 | NC | 내부 연결 없음 |
| 30 | VCC | +5 VDC |
30핀 SIMM은 12개의 주소 라인을 가지고 있어 총 24개의 주소 비트를 제공할 수 있다. 8비트 데이터 폭을 사용하면 패리티 및 비패리티 모듈 모두에 대해 최대 16MB의 절대 용량을 가질 수 있다(추가 중복 비트 칩은 일반적으로 사용 가능한 용량에 기여하지 않음). 표준 크기는 256KB, 1MB, 4MB, 16MB이다.
4. 2. 72핀 SIMM
72핀 SIMM은 30핀 SIMM보다 더 많은 핀을 가지고 있어, 더 넓은 데이터 버스와 더 큰 용량을 지원한다. 표준 크기는 1MB, 2MB, 4MB, 8MB, 16MB, 32MB, 64MB, 128MB이다. 12개의 주소 라인을 통해 총 24개의 주소 비트를 사용할 수 있으며, 2개의 칩 랭크와 32비트 데이터 출력을 통해 최대 128MB의 용량을 지원한다.
| 핀 번호 | 이름 | 신호 설명 | 핀 번호 | 이름 | 신호 설명 |
|---|---|---|---|---|---|
| 1 | VSS | 접지 | 37 | MDP1* | 데이터 패리티 1 (MD8..15) |
| 2 | MD0 | 데이터 0 | 38 | MDP3* | 데이터 패리티 3 (MD24..31) |
| 3 | MD16 | 데이터 16 | 39 | VSS | 접지 |
| 4 | MD1 | 데이터 1 | 40 | /CAS0 | 열 주소 스트로브 0 |
| 5 | MD17 | 데이터 17 | 41 | /CAS2 | 열 주소 스트로브 2 |
| 6 | MD2 | 데이터 2 | 42 | /CAS3 | 열 주소 스트로브 3 |
| 7 | MD18 | 데이터 18 | 43 | /CAS1 | 열 주소 스트로브 1 |
| 8 | MD3 | 데이터 3 | 44 | /RAS0 | 행 주소 스트로브 0 |
| 9 | MD19 | 데이터 19 | 45 | /RAS1† | 행 주소 스트로브 1 |
| 10 | VCC | +5 VDC | 46 | NC | 연결 안 됨 |
| 11 | NU [PD5#] | 사용 안 함 [존재 감지 5 (3v3)] | 47 | /WE | 읽기/쓰기 활성화 |
| 12 | MA0 | 주소 0 | 48 | NC [/ECC#] | 연결 안 됨 [ECC 존재 (접지 시) (3v3)] |
| 13 | MA1 | 주소 1 | 49 | MD8 | 데이터 8 |
| 14 | MA2 | 주소 2 | 50 | MD24 | 데이터 24 |
| 15 | MA3 | 주소 3 | 51 | MD9 | 데이터 9 |
| 16 | MA4 | 주소 4 | 52 | MD25 | 데이터 25 |
| 17 | MA5 | 주소 5 | 53 | MD10 | 데이터 10 |
| 18 | MA6 | 주소 6 | 54 | MD26 | 데이터 26 |
| 19 | MA10 | 주소 10 | 55 | MD11 | 데이터 11 |
| 20 | MD4 | 데이터 4 | 56 | MD27 | 데이터 27 |
| 21 | MD20 | 데이터 20 | 57 | MD12 | 데이터 12 |
| 22 | MD5 | 데이터 5 | 58 | MD28 | 데이터 28 |
| 23 | MD21 | 데이터 21 | 59 | VCC | +5 VDC |
| 24 | MD6 | 데이터 6 | 60 | MD29 | 데이터 29 |
| 25 | MD22 | 데이터 22 | 61 | MD13 | 데이터 13 |
| 26 | MD7 | 데이터 7 | 62 | MD30 | 데이터 30 |
| 27 | MD23 | 데이터 23 | 63 | MD14 | 데이터 14 |
| 28 | MA7 | 주소 7 | 64 | MD31 | 데이터 31 |
| 29 | MA11 | 주소 11 | 65 | MD15 | 데이터 15 |
| 30 | VCC | +5 VDC | 66 | NC [/EDO#] | 연결 안 됨 [EDO 존재 (접지 시) (3v3)] |
| 31 | MA8 | 주소 8 | 67 | PD1x | 존재 감지 1 |
| 32 | MA9 | 주소 9 | 68 | PD2x | 존재 감지 2 |
| 33 | /RAS3† | 행 주소 스트로브 3 | 69 | PD3x | 존재 감지 3 |
| 34 | /RAS2 | 행 주소 스트로브 2 | 70 | PD4x | 존재 감지 4 |
| 35 | MDP2* | 데이터 패리티 2 (MD16..23) | 71 | NC [PD (ref)#] | 연결 안 됨 [존재 감지 (참조) (3v3)] |
| 36 | MDP0* | 데이터 패리티 0 (MD0..7) | 72 | VSS | 접지 |
† /RAS1 및 /RAS3은 2랭크 SIMM (2, 8, 32, 128 MB)에서만 사용된다.
# 이 라인은 3.3V 모듈에서만 정의된다.
x 존재 감지 신호는 JEDEC 표준에 자세히 설명되어 있다.
| 핀 번호 | 패리티 없음 | 패리티 있음 | 신호 |
|---|---|---|---|
| 1 | VSS | VSS | 접지 |
| 2 | DQ0 | DQ0 | 데이터 0 |
| 3 | DQ1 | DQ1 | 데이터 1 |
| 4 | DQ2 | DQ2 | 데이터 2 |
| 5 | DQ3 | DQ3 | 데이터 3 |
| 6 | DQ4 | DQ4 | 데이터 4 |
| 7 | DQ5 | DQ5 | 데이터 5 |
| 8 | DQ6 | DQ6 | 데이터 6 |
| 9 | DQ7 | DQ7 | 데이터 7 |
| 10 | VCC | VCC | +5 VDC |
| 11 | PD1 | PD1 | 존재 감지 1 |
| 12 | A0 | A0 | 주소 0 |
| 13 | A1 | A1 | 주소 1 |
| 14 | A2 | A2 | 주소 2 |
| 15 | A3 | A3 | 주소 3 |
| 16 | A4 | A4 | 주소 4 |
| 17 | A5 | A5 | 주소 5 |
| 18 | A6 | A6 | 주소 6 |
| 19 | A10 | A10 | 주소 10 |
| 20 | n/c | PQ8 | 데이터 8 (패리티 1) |
| 21 | DQ9 | DQ9 | 데이터 9 |
| 22 | DQ10 | DQ10 | 데이터 10 |
| 23 | DQ11 | DQ11 | 데이터 11 |
| 24 | DQ12 | DQ12 | 데이터 12 |
| 25 | DQ13 | DQ13 | 데이터 13 |
| 26 | DQ14 | DQ14 | 데이터 14 |
| 27 | DQ15 | DQ15 | 데이터 15 |
| 28 | A7 | A7 | 주소 7 |
| 29 | A11 | A11 | 주소 11 |
| 30 | VCC | VCC | +5 VDC |
| 31 | A8 | A8 | 주소 8 |
| 32 | A9 | A9 | 주소 9 |
| 33 | /RAS3 | RAS3 | 행 주소 스트로브 3 |
| 34 | /RAS2 | RAS2 | 행 주소 스트로브 2 |
| 35 | DQ16 | DQ16 | 데이터 16 |
| 36 | n/c | PQ17 | 데이터 17 (패리티 2) |
| 37 | DQ18 | DQ18 | 데이터 18 |
| 38 | DQ19 | DQ19 | 데이터 19 |
| 39 | VSS | VSS | 접지 |
| 40 | /CAS0 | CAS0 | 열 주소 스트로브 0 |
| 41 | /CAS2 | CAS2 | 열 주소 스트로브 2 |
| 42 | /CAS3 | CAS3 | 열 주소 스트로브 3 |
| 43 | /CAS1 | CAS1 | 열 주소 스트로브 1 |
| 44 | /RAS0 | RAS0 | 행 주소 스트로브 0 |
| 45 | /RAS1 | RAS1 | 행 주소 스트로브 1 |
| 46 | A12 | A12 | 주소 12 |
| 47 | /WE | WE | 읽기/쓰기 |
| 48 | A13 | A13 | 주소 13 |
| 49 | DQ20 | DQ20 | 데이터 20 |
| 50 | DQ21 | DQ21 | 데이터 21 |
| 51 | DQ22 | DQ22 | 데이터 22 |
| 52 | DQ23 | DQ23 | 데이터 23 |
| 53 | DQ24 | DQ24 | 데이터 24 |
| 54 | DQ25 | DQ25 | 데이터 25 |
| 55 | n/c | PQ26 | 데이터 26 (패리티 3) |
| 56 | DQ27 | DQ27 | 데이터 27 |
| 57 | DQ28 | DQ28 | 데이터 28 |
| 58 | DQ29 | DQ29 | 데이터 29 |
| 59 | DQ31 | DQ31 | 데이터 31 |
| 60 | DQ30 | DQ30 | 데이터 30 |
| 61 | VCC | VCC | +5 VDC |
| 62 | DQ32 | DQ32 | 데이터 32 |
| 63 | DQ33 | DQ33 | 데이터 33 |
| 64 | DQ34 | DQ34 | 데이터 34 |
| 65 | n/c | PQ35 | 데이터 35 (패리티 4) |
| 66 | PD2 | PD2 | 존재 감지 2 |
| 67 | PD3 | PD3 | 존재 감지 3 |
| 68 | PD4 | PD4 | 존재 감지 4 |
| 69 | PD5 | PD5 | 존재 감지 5 |
| 70 | PD6 | PD6 | 존재 감지 6 |
| 71 | PD7 | PD7 | 존재 감지 7 |
| 72 | VSS | VSS | 접지 |
5. 독자적인 SIMM
그레이트 밸리 프로덕츠와 애플에서 사용된 독자적인 SIMM과 HP 레이저젯에서 사용된 비표준 존재 감지 연결을 사용하는 72핀 SIMM이 있었다.
5. 1. GVP 64핀 SIMM
그레이트 밸리 프로덕츠(Great Valley Products)의 여러 CPU 카드는 코모도어 인터내셔널 아미가를 위해 특수한 64핀 SIMM(32비트 폭, 1, 4 또는 16MB, 60ns)을 사용하였다.5. 2. Apple 64핀 SIMM
DPRAM 64핀 SIMM은 애플 매킨토시 IIfx 컴퓨터에서 읽기/쓰기 사이클 중첩을 허용하기 위해 사용되었다(1, 4, 8, 16 MB, 80 ns).[13][14]| 핀 번호 | 이름 | 신호 설명 | 핀 번호 | 이름 | 신호 설명 |
|---|---|---|---|---|---|
| 1 | GND | 접지 | 33 | Q4 | 데이터 출력 버스, 비트 4 |
| 2 | NC | 연결 안 됨 | 34 | /W4 | RAM IC 4의 쓰기 활성화 입력 |
| 3 | +5V | 5V | 35 | A8 | 주소 버스, 비트 8 |
| 4 | +5V | 5V | 36 | NC | 연결 안 됨 |
| 5 | /CAS | 열 주소 스트로브 | 37 | A9 | 주소 버스, 비트 9 |
| 6 | D0 | 데이터 입력 버스, 비트 0 | 38 | A10 | 주소 버스, 비트 10 |
| 7 | Q0 | 데이터 출력 버스, 비트 0 | 39 | A11 | 주소 버스, 비트 11 |
| 8 | /W0 | RAM IC 0의 쓰기 활성화 입력 | 40 | D5 | 데이터 입력 버스, 비트 5 |
| 9 | A0 | 주소 버스, 비트 0 | 41 | Q5 | 데이터 출력 버스, 비트 5 |
| 10 | NC | 연결 안 됨 | 42 | /W5 | RAM IC 5의 쓰기 활성화 입력 |
| 11 | A1 | 주소 버스, 비트 1 | 43 | NC | 연결 안 됨 |
| 12 | D1 | 데이터 입력 버스, 비트 1 | 44 | NC | 연결 안 됨 |
| 13 | Q1 | 데이터 출력 버스, 비트 1 | 45 | GND | 접지 |
| 14 | /W1 | RAM IC 1의 쓰기 활성화 입력 | 46 | D6 | 데이터 입력 버스, 비트 6 |
| 15 | A2 | 주소 버스, 비트 2 | 47 | Q6 | 데이터 출력 버스, 비트 6 |
| 16 | NC | 연결 안 됨 | 48 | /W6 | RAM IC 6의 쓰기 활성화 입력 |
| 17 | A3 | 주소 버스, 비트 3 | 49 | NC | 연결 안 됨 |
| 18 | GND | 접지 | 50 | D7 | 데이터 입력 버스, 비트 7 |
| 19 | GND | 접지 | 51 | Q7 | 데이터 출력 버스, 비트 7 |
| 20 | D2 | 데이터 입력 버스, 비트 2 | 52 | /W7 | RAM IC 7의 쓰기 활성화 입력 |
| 21 | Q2 | 데이터 출력 버스, 비트 2 | 53 | /QB | 예약됨 (패리티) |
| 22 | /W2 | RAM IC 2의 쓰기 활성화 입력 | 54 | NC | 연결 안 됨 |
| 23 | A4 | 주소 버스, 비트 4 | 55 | /RAS | 행 주소 스트로브 |
| 24 | NC | 연결 안 됨 | 56 | NC | 연결 안 됨 |
| 25 | A5 | 주소 버스, 비트 5 | 57 | NC | 연결 안 됨 |
| 26 | D3 | 데이터 입력 버스, 비트 3 | 58 | Q | 패리티 검사 출력 |
| 27 | Q3 | 데이터 출력 버스, 비트 3 | 59 | /WWP | 잘못된 패리티 쓰기 |
| 28 | /W3 | RAM IC 3의 쓰기 활성화 입력 | 60 | PDCI | 패리티 데이지 체인 입력 |
| 29 | A6 | 주소 버스, 비트 6 | 61 | +5V | 5V |
| 30 | NC | 연결 안 됨 | 62 | +5V | 5V |
| 31 | A7 | 주소 버스, 비트 7 | 63 | PDCO | 패리티 데이지 체인 출력 |
| 32 | D4 | 데이터 입력 버스, 비트 4 | 64 | GND | 접지 |
5. 3. HP LaserJet
72핀 SIMM은 비표준 존재 감지(PD) 연결을 사용한다.6. 유사한 다른 종류
참조
[1]
웹사이트
What is DIMM(Dual Inline Memory Module)?
https://www.geeksfor[...]
2020-04-15
[2]
서적
SIP Low-cost, high-density memory packaging: A 64K X 9 DRAM SIP module
https://books.google[...]
The International journal for hybrid microelectronics
1983
[3]
US특허
Single in-line memory module
[4]
US특허
Signal in-line memory module
[5]
웹사이트
Wang Laboratories, Inc., Plaintiff/cross-appellant, v. Toshiba Corporation; Toshiba America Electronic Components, inc.; Toshiba America Information Systems, Inc., defendants-appellants, and Nec Corporation; Nec Electronics Inc. and Nec Technologies, inc., Defendants-appellants, and Molex Incorporated, Defendant, 993 F.2d 858 (Fed. Cir. 1993)
https://law.justia.c[...]
1993-05-10
[6]
웹사이트
Wang Laboratories, Inc., Plaintiff-appellee, v. Clearpoint Research Corporation, Defendant-appellant, 5 F.3d 1504 (Fed. Cir. 1993)
https://law.justia.c[...]
1993-07-23
[7]
웹사이트
Wang Laboratories v. MITSUBISHI ELECTRONICS, 860 F. Supp. 1448 (C.D. Cal. 1993)
https://law.justia.c[...]
1993-12-17
[8]
웹사이트
Wang Laboratories, Inc., Plaintiff-appellant, v. Mitsubishi Electronics America, Inc. and Mitsubishi Electric Corporation, Defendants/cross-appellants, 103 F.3d 1571 (Fed. Cir. 1997)
https://law.justia.c[...]
1997-01-03
[9]
웹사이트
Wang Laboratories v. OKI ELECTRIC INDUSTRY CO., 15 F. Supp. 2d 166 (D. Mass. 1998)
https://law.justia.c[...]
1998-07-31
[10]
간행물
Wang Plays A Strong PC-Compatible Hand
https://books.google[...]
PC Magazine
1985-10-01
[11]
웹사이트
'Making Standard SIMMs Work – Memory Upgrade on the HP LaserJet 6MP/5MP'
http://www.keycrunch[...]
Article on fitting jumpers to add Presence Detect to standard SIMMs
[12]
웹사이트
"72 pin SIMM DRAM Module Family"
http://www.jedec.org[...]
JEDEC Standard No. 21-C, Section 4.4.2
[13]
웹사이트
Macintosh IIfx
http://www.lowendmac[...]
[14]
서적
Guide to the Macintosh Family Hardware
Addison-Wesley, Inc
[15]
서적
Guide to the Macintosh Family Hardware
Addison-Wesley, Inc
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com
