연산 증폭기

3. 연산 증폭기의 동작 원리

연산 증폭기는 기본적으로 두 입력 단자, 즉 비반전 입력(+)과 반전 입력(-) 간의 전압 차이를 증폭하는 차동 증폭기이다.^[4] 출력 전압 ''V''_out은 개방 루프 이득 *A*_OL (또는 *A*_d)과 입력 전압 차이의 곱으로 나타낼 수 있다.

:$V\_\backslash text\{out\}\; =\; A\_\backslash text\{OL\}\; (V\_+\; -\; V\_-),$

여기서 ''A''_OL은 증폭기의 개방 루프 이득이다.^[4]

개방 루프 이득 *A*_OL은 일반적으로 매우 크기 때문에(집적 회로 연산 증폭기의 경우 100,000 이상, +100 dB에 해당^[4]), *V*₊와 *V*₋ 사이의 미세한 마이크로볼트 차이라도 증폭기를 클리핑 또는 포화 상태로 몰아넣을 수 있다.^[4] *A*_OL의 크기는 제조 공정에 의해 잘 제어되지 않으므로, 개방 루프 증폭기를 독립형 차동 증폭기로 사용하는 것은 비실용적이다.^[4]

음의 피드백 없이, 재생을 위한 양의 피드백을 선택적으로 사용하는 경우, ''개방 루프'' 연산 증폭기는 비교기 역할을 하지만, 비교기 IC가 더 적합하다.^[4]

실제 회로에서는 예측 가능한 동작을 위해 출력 전압의 일부를 반전 입력에 적용하여 음의 피드백을 사용한다.^[5] '폐루프' 피드백은 회로의 이득을 크게 감소시킨다. 음의 피드백을 사용하면 회로의 전체 이득과 응답은 연산 증폭기 특성이 아닌 피드백 네트워크에 의해 주로 결정된다. 피드백 네트워크가 연산 증폭기의 입력 임피던스에 비해 작은 값의 부품으로 구성된 경우, 연산 증폭기의 개루프 응답 ''A''_OL 값은 회로 성능에 심각한 영향을 미치지 않는다.^[5] 이러한 맥락에서 입력 단자의 높은 입력 임피던스와 출력 단자의 낮은 출력 임피던스는 연산 증폭기의 특히 유용한 특징이다.

입력, 출력 및 피드백 회로가 있는 연산 증폭기 회로의 입력에 대한 응답은 수학적으로 전달 함수에 의해 특징지어지며, 원하는 전달 함수를 갖도록 연산 증폭기 회로를 설계하는 것은 전기 공학의 영역이다. 전달 함수는 아날로그 컴퓨터와 같이 연산 증폭기의 대부분의 응용 분야에서 중요하다.

예를 들어, 오른쪽 비반전 증폭기에서 분압기 ''R''_f, ''R''_g를 통한 음의 피드백의 존재는 '폐루프 이득' ''A''_CL = 을 결정한다. ''V''_out이 반전 입력을 ''V''_in과 같은 전압으로 당길 만큼 충분할 때 평형이 확립된다. 따라서 전체 회로의 전압 이득은 이다. 간단한 예로, ''V''_in = 1 V이고 R_f = ''R''_g이면, ''V''_out은 2 V가 되는데, 이는 ''V''₋를 1 V로 유지하는 데 필요한 정확한 양이다. ''R''_f, ''R''_g 네트워크에 의해 제공되는 피드백 때문에 이것은 '폐루프' 회로이다.^[5]

이 회로를 분석하는 또 다른 방법은 다음과 같은 가정을 하는 것이다.^[5]

# 연산 증폭기가 선형 모드로 작동할 때 비반전(+) 및 반전(−) 핀 사이의 전압 차이는 무시할 수 있을 정도로 작다.

# (+) 및 (−) 핀의 입력 임피던스는 회로의 다른 저항보다 훨씬 크다.

가정 1에 따라 입력 신호 ''V''_in이 (+) 및 (−) 핀 모두에 나타나므로, 와 같은 ''R''_g를 통한 전류 ''i''가 생성된다.

:$$i\; =\; \backslash frac\{V\_\backslash text\{in\}\}\{R\_\backslash text\{g\}\}$$

키르히호프의 전류 법칙에 따르면 같은 전류가 노드에 들어오는 만큼 나가야 하며, 가정 2에 따라 (−) 핀으로의 임피던스는 거의 무한대이므로, 거의 모든 같은 전류 ''i''가 ''R''_f를 통해 흐르고 출력 전압을 생성한다고 가정할 수 있다.

:$$V\_\backslash text\{out\}\; =\; V\_\backslash text\{in\}\; +\; iR\_\backslash text\{f\}\; =\; V\_\backslash text\{in\}\; +\; \backslash left(\backslash frac\{V\_\backslash text\{in\}\}\{R\_\backslash text\{g\}\}\; R\_\backslash text\{f\}\backslash right)\; =\; V\_\backslash text\{in\}\; +\; \backslash frac\{V\_\backslash text\{in\}R\_\backslash text\{f\}\}\; \{R\_\backslash text\{g\}\}\; =\; V\_\backslash text\{in\}\; \backslash left(1\; +\; \backslash frac\{R\_\backslash text\{f\}\}\{R\_\backslash text\{g\}\}\backslash right)$$

항을 결합하여 폐루프 이득 ''A''_CL을 결정한다.

:$$A\_\backslash text\{CL\}\; =\; \backslash frac\{V\_\backslash text\{out\}\}\{V\_\backslash text\{in\}\}\; =\; 1\; +\; \backslash frac\{R\_\backslash text\{f\}\}\{R\_\backslash text\{g\}\}$$

연산 증폭기의 순 개방 루프 소신호 전압 이득은 약 4개의 트랜지스터의 전류 이득 h_fe의 곱으로 결정된다. 실제로, 일반적인 741 스타일 연산 증폭기의 전압 이득은 약 200,000 정도이며,^[23] 입력 임피던스(~2−6 MΩ)와 출력 임피던스(~50 Ω)의 비인 전류 이득은 추가적인 (전력) 이득을 제공한다.

차동 이득이 크고 입력 전류가 작은 연산 증폭기에서 음의 귀환 회로를 형성한 경우, 그 회로의 전달 함수는 연산 증폭기의 이득과 관계없이 주변 소자 상수로 결정되며, 그때 연산 증폭기는 입력 전압 차이가 0이 되도록(일반적으로 가상 단락^[35]이라고 불림) 출력 전압(또는 출력 전류)을 조정하도록 동작한다.

4. 연산 증폭기의 이상적인 특성과 실제 특성

회로 이론상으로는 “이상적인 연산 증폭기(ideal op-amp)”라는 회로를 가정한다.

실제로는 이상적인 특성은 실현할 수 없고, 예를 들어 다음과 같은 값이 된다.

• 차동 이득: 10⁵ ~ 10⁷ 정도
• 동상 이득: 10⁻⁵ 정도
• 입력 임피던스: 10⁶~10⁹Ω 정도
• 출력 임피던스: 10²Ω 정도
• 주파수 대역폭: 수 MHz~수십 MHz

4. 1. 이상적인 연산 증폭기

이러한 이상적인 특성은 다음 두 가지 "황금률"로 요약할 수 있다.^[9]

# 폐루프에서 출력은 입력 간의 전압 차이를 0으로 만들기 위해 필요한 모든 동작을 수행한다.

# 입력은 전류를 소모하지 않는다.^[9]

첫 번째 규칙은 연산 증폭기가 폐루프 설계(출력에서 반전 입력으로 되돌아가는 일종의 신호 경로가 있는 음의 피드백)로 사용되는 경우에만 적용된다. 이러한 규칙은 일반적으로 연산 증폭기 회로를 분석하거나 설계하기 위한 좋은 근사치로 사용된다.^[9]

이러한 이상적 특성을 바탕으로, 연산 증폭기 회로 해석에 중요한 다음 두 가지 특징을 정의한다.

• $v\_+$과 $v\_-$ 사이의 전압은 0으로 같다. ($v\_\{in\}$=0) : 열린 이득 G=∞.
• $v\_+,v\_-$에 들어가는 전류는 0이다 : 입력 임피던스 R_in=∞.

하지만 실제로는 이상적인 특성을 실현할 수 없다.^[34] 예를 들어, 연산 증폭기가 동작하기 위해 인가하는 전원 전압을 넘는 입출력 전압은 처리할 수 없으며, 입력 전압의 오프셋, 온도에 따른 변화 등 여러 제약이 존재한다.

4. 2. 실제 연산 증폭기

• 유한한 개루프 이득: 실제 연산 증폭기의 개루프 이득은 유한하다. 일반적인 소자는 100,000을 초과하는 개루프 DC 이득을 가지지만, 루프 이득이 매우 커야 폐루프 이득이 음의 귀환에 의해서만 결정된다. 폐루프 이득이 매우 높아야 하는 응용에서는 귀환 이득이 매우 낮아져 회로의 비이상적인 동작이 발생할 수 있다.
• 0이 아닌 출력 임피던스: 낮은 출력 임피던스는 저임피던스 부하에 중요하며, 출력 임피던스에 걸리는 전압 강하는 개루프 이득을 감소시킨다. 전압 감지 음의 귀환이 있는 구성에서는 출력 임피던스가 효과적으로 낮아진다. 저임피던스 출력에는 일반적으로 높은 정지 전류가 필요하여 더 많은 전력을 소비하므로, 저전력 설계에서는 의도적으로 낮은 출력 임피던스를 희생할 수 있다.
• 유한한 입력 임피던스: 연산 증폭기의 ''차동 입력 임피던스''는 두 입력 ''사이''의 임피던스이고, ''공통 모드 입력 임피던스''는 각 입력에서 접지까지의 임피던스이다. MOSFET 입력 연산 증폭기는 보호 회로를 가질 수 있지만, 일반적인 고이득 음의 귀환 응용에서는 비활성 상태가 된다.
• 입력 커패시턴스: 기생 커패시턴스로 인한 추가 입력 임피던스는 고주파 동작에서 입력 임피던스를 낮추고 위상 이동을 일으킬 수 있다.
• 입력 전류: 바이어싱 또는 누설로 인해 소량의 전류^[10]가 입력으로 흐른다. 이 전류는 전압 강하를 생성할 수 있으며, 입력 전류가 일치하고 ''두'' 입력 모두에서 ''바라보는'' 임피던스가 일치하는 경우 각 입력의 전압은 같다. 입력 전류의 불일치는 입력 오프셋 전류를 생성하여 오프셋 전압을 유발할 수 있다.
• 입력 오프셋 전압: 입력 오프셋 전압은 출력 전압을 0으로 만드는 데 필요한 입력 단자 전압이다.^[11][12] 완벽한 증폭기에는 입력 오프셋 전압이 없지만, 차동 증폭기 입력 단계의 불완전성으로 인해 발생한다. 입력 오프셋 전압은 증폭기 출력 포화나 신호 증폭 시 문제를 야기할 수 있다.^[13]
• 공통 모드 이득: 완벽한 연산 증폭기는 전압 차이만 증폭하고 공통 전압은 제거하지만, 실제로는 공통 모드 제거 비율(CMRR)이 유한하여 공통 전압이 어느 정도 증폭된다.
• 전원 공급 장치 제거: 실제 연산 증폭기는 유한한 전원 공급 장치 제거 비율(PSRR)을 가지므로, 전원 공급 장치의 노이즈가 출력으로 전파될 수 있다.
• 온도 효과: 증폭기의 성능과 특성은 온도 변화에 따라 변하며, 특히 입력 오프셋 전압의 온도 드리프트가 중요하다.
• 드리프트: 실제 연산 증폭기 매개변수는 시간, 온도, 입력 조건 등에 따라 느리게 변한다.
• 유한한 대역폭: 모든 증폭기는 유한한 대역폭을 가지며, 연산 증폭기는 이득-대역폭 곱(GBWP)으로 특징지어진다. 유한한 대역폭은 안정성 문제와 왜곡을 유발할 수 있다. 일반적인 저가형 연산 증폭기는 몇 메가헤르츠의 GBWP를 가지며, 특수 고속 연산 증폭기는 수백 메가헤르츠의 GBWP를 달성할 수 있다.
• 잡음: 증폭기는 신호가 없어도 내부 열 잡음과 플리커 잡음으로 인해 잡음을 출력한다.

• 포화: 출력 전압은 전원 공급 장치 전압에 가까운 최소값과 최대값으로 제한된다.^[14] ''' 연산 증폭기'''는 낮은 출력 전류를 제공할 때 전원 레일에서 밀리볼트 이내에 도달할 수 있다.^[17]
• 슬루율 제한: 증폭기의 출력 전압은 슬루율에 도달하며, 이는 입력 신호 증가에 따른 출력 변화율에 영향을 미치지 않는다. 슬루율 제한은 입력 단 포화로 인해 발생하며, 정전용량을 구동하는 일정한 전류에 의해 제한된다.
• 비선형 입력-출력 관계: 출력 전압이 입력 전압 차이에 정확하게 비례하지 않아 왜곡이 발생할 수 있지만, 음의 피드백 사용 시에는 매우 작다.
• 위상 반전: 일부 집적 연산 증폭기에서 공통 모드 전압 위반 시 출력이 반대 극성으로 슬루될 수 있다.^[15][16]
• 제한된 출력 전류: 출력 전류는 유한하며, 대부분의 연산 증폭기는 소자 손상을 방지하기 위해 출력 전류를 제한한다.
• 제한된 출력 전압: 출력 전압은 연산 증폭기에 공급되는 전원 전압을 초과할 수 없다.
• 출력 싱크 전류: 출력 싱크 전류는 출력 단계로 흘러들어갈 수 있는 최대 전류이다.
• 제한된 소비 전력: 출력 전류는 내부 출력 임피던스를 통해 흐르며 열을 발생시키므로, 과도한 전력 소비는 연산 증폭기를 손상시킬 수 있다.

5. 연산 증폭기의 회로 구성 및 응용

5. 1. 기본 회로 구성

• '''반전 증폭기:''' 입력 신호의 위상을 180도 반전시켜 증폭한다. 이득은 저항 비율(-R_f/R_in)로 결정된다.^[37]

• '''비반전 증폭기:''' 입력 신호와 같은 위상으로 증폭한다. 이득은 저항 비율(1 + R_f/R_g)로 결정된다.^[36]

• '''전압 팔로워 (버퍼):''' 이득이 1인 비반전 증폭기로, 높은 입력 임피던스와 낮은 출력 임피던스를 제공하여 신호 손실 없이 신호를 전달하는 데 사용된다.
• '''가산 증폭기:''' 여러 입력 신호를 합산하여 출력한다.^[38]

• '''차동 증폭기:''' 두 입력 신호의 차이를 증폭한다.^[36]

• '''미분기:''' 입력 신호의 미분 값을 출력한다.

• '''적분기:''' 입력 신호의 적분 값을 출력한다.^[38]

5. 2. 응용 분야

• 오디오 및 비디오 주파수 전치 증폭기 및 버퍼
• 차동 증폭기
• 미분기 및 적분기
• 필터
• 정밀 정류기
• 정밀 피크 검출기
• 전압 및 전류 조정기
• 아날로그 계산기
• 아날로그-디지털 변환기
• 디지털-아날로그 변환기
• 전압 클램핑
• 발진기 및 파형 발생기
• 클리퍼
• 클램퍼 (DC 인서터 또는 복원기)
• 로그 및 역로그 증폭기

6. 연산 증폭기의 종류

연산 증폭기는 제조 공정, 입력단 트랜지스터, 용도, 위상 보상 유무, 기타 기능 등 다양한 기준에 따라 분류할 수 있다.
제조 공정에 따른 분류

• 개별형: 개별 트랜지스터 또는 진공관으로 구성된다.
• 하이브리드형: 개별 부품과 집적 회로 부품으로 구성된다.
• 완전 집적 회로형: 가장 일반적이며, 저렴한 가격으로 인해 앞의 두 가지 방식을 대체하고 있다.

• 바이폴라 입력:
• 입력단이 바이폴라 트랜지스터로 구성된다.
• FET에 비해 소자 특성 편차가 적고, 입력 오프셋 전압이 작다.
• 입력 바이어스 전류가 커서 정(+)·부(-) 입력 임피던스가 불일치하면 큰 오프셋 전압이 발생할 수 있다.
• 전압성 노이즈 특성이 우수하다.
• JFET 입력:
• 입력단에 접합형 FET를 사용한다.
• 입력 임피던스가 높고, 입력 바이어스 전류가 매우 작거나 거의 흐르지 않는다.
• 정(+)·부(-) 입력 임피던스가 불일치해도 큰 오프셋 전압은 발생하지 않지만, JFET는 소자 특성 편차가 커서 절대적인 입력 오프셋 전압은 바이폴라 입력보다 크다.
• 슬루율을 비교적 높게 하기 쉽다.
• MOS 입력:
• 입력단에 MOSFET를 사용한다.
• 입력 임피던스가 매우 높고, 입력 바이어스 전류가 거의 흐르지 않아 정(+)·부(-) 입력 임피던스가 불일치해도 오프셋 전압은 거의 발생하지 않는다.
• MOSFET는 JFET 이상으로 소자 특성 편차가 커서 절대적인 입력 오프셋 전압이 열등한 경우가 많다.
• 잡음 특성이 나쁜 경우가 많지만, 새로운 제품에서는 개선되고 있다.

• 바이폴라: 모든 트랜지스터가 바이폴라 트랜지스터이거나, 입력 단이 JFET인 연산 증폭기이다. JFET만으로 구성된 연산 증폭기는 기본적으로 없으며, 출력 단에는 대부분 바이폴라 트랜지스터가 사용된다.

• CMOS: 입력부부터 출력부까지 모두 MOSFET으로 구성된 연산 증폭기이다. 소비 전력이 작고, 동작 전압이 낮은 것이 많다.

• BiMOS: 바이폴라 트랜지스터와 MOSFET을 병용하는 설계의 연산 증폭기이다. MOSFET을 pMOS와 nMOS 모두 사용하는 경우 BiCMOS가 된다. 바이폴라 트랜지스터와 MOSFET의 장점을 결합한 제품을 만들 수 있지만, 제조 비용이 증가한다.

• 범용 연산 증폭기: 가격과 사용 편의성을 우선시한 사양의 제품으로, 뛰어난 특성을 갖지 않도록 함으로써 범용성을 확보하고 있다. 페어차일드 세미컨덕터(Fairchild Semiconductor)사의 μA741, 내쇼날 세미컨덕터(National Semiconductor)사의 LM301A가 그 시초이며, 이후 범용으로는 저잡음 광대역의 RC4558(레이시온(Raytheon)), FET 입력의 TL07x(텍사스 인스트루먼츠) 등이 등장했다.
• 고정밀 연산 증폭기: 밀리볼트 단위의 미세 전압(열전대) 등을 증폭하기 위한 제품이다. 절대적인 오프셋 전압 및 드리프트 특성에 뛰어난 바이폴라 입력 타입과, 차동 입력 임피던스 불균형에 의한 오프셋 전압 발생에 강한 FET 입력 타입이 있으며, 용도에 따라 선택한다. 아나로그 디바이스(Analog Devices)사의 OP07이 유명하다.
• 저잡음 연산 증폭기: 잡음을 배제해야 하는 용도에 적합한 특성을 가진다.
• 오디오 연산 증폭기: 오디오용으로 광대역·저왜율을 실현한 제품이다. 시그네틱스(Signetics)의 NE5532, 신일본무선(新日本無線)의 NJM4580, MUSES 시리즈, TI의 OPA627, OPA1612 등이 유명하다.
• 미소 전류 연산 증폭기: 전리함의 출력이나 포토다이오드의 출력, 전하 측정 등의 미소 전류를 처리하는 용도에 사용되며, 입력 전류가 fA(펨토암페어) 오더의 제품도 있다.
• 고속 연산 증폭기: 비디오 신호 증폭 등 고주파(VHF)까지 사용할 수 있는 제품으로, GB곱, 슬루율을 특별히 높였다.
• 파워 연산 증폭기: 대전력을 처리할 수 있으며, 원칙적으로 방열 처리가 필요하다.
• 저전력 연산 증폭기: 소비 전류를 매우 작게 한 제품이다.
• 레일 투 레일(Rail-To-Rail) 동작 연산 증폭기: 입력 전압과 출력 전압 모두 또는 어느 한쪽의 범위가 전원 전압까지 동작 가능하다.
• 완전 차동 연산 증폭기: 입력, 출력 모두 차동인 연산 증폭기이다.
• 디스크리트 연산 증폭기: 오디오 용도로, 모놀리식 IC의 음질이 좋지 않다고 여겨지는 경우나, 시판품에서 다른 제품과의 차별화를 위해 연산 증폭기와 유사한 회로를 디스크리트 부품을 사용하여 구성하는 경우가 있다.

7. 추가 정보

741 연산 증폭기는 과거 오디오 및 기타 민감한 장비에 사용되었지만, 현대적인 연산 증폭기의 향상된 잡음 성능으로 인해 이러한 용도는 드물다.^[17] 741은 눈에 띄는 잡음을 발생시키는 것 외에도, 동상 제거비가 낮아 케이블을 통해 전원 험(hum) 및 스위치 ''클릭''과 같은 기타 동상 간섭을 민감한 장비에 유입시키는 경우가 많았다.^[17]

'741'은 μA741, LM301, 558, LM324, TBA221 또는 TL071과 같은 보다 현대적인 대체품을 포함하여 일반적인 연산 증폭기 집적회로를 의미하게 되었다.^[17] 741 출력 단계에 대한 설명은 많은 다른 설계에도 질적으로 유사하지만, 다음과 같은 예외가 있다.^[17]

• 일부 장치(μA748, LM301, LM308)는 내부적으로 보상되지 않아, 저 폐쇄 루프 이득 응용 프로그램에서 사용하는 경우 연산 증폭기 내의 특정 지점에서 출력으로 외부 커패시터가 필요하다.^[17]
• 일부 최신 장치는 ''레일 투 레일'' 출력 기능을 갖추고 있어, 출력이 양극 전원 전압의 수 밀리볼트 이내에서 음극 전원 전압의 수 밀리볼트 이내까지 범위를 가질 수 있다.^[17]

참조

_[1] 문서 IC power supply pins
_[2] 웹사이트 Understanding Single-Ended, Pseudo-Differential and Fully-Differential ADC Inputs http://www.maxim-ic.[...] 2007-11-10
_[3] 웹사이트 Apex OP PA98 https://web.archive.[...] 2015-11-08
_[4] 논문 Application Note AN-849: Using Op Amps as Comparators https://www.analog.c[...] 2011
_[5] 서적 Microelectronics: Digital and Analog Circuits and Systems https://archive.org/[...] McGraw-Hill 1979
_[6] 웹사이트 Understanding Basic Analog – Ideal Op Amps http://www.ti.com.cn[...]
_[7] 웹사이트 Lecture 5: The ideal operational amplifier https://web.archive.[...] 2016-12-26
_[8] 서적 IC01 Ideal Operational Amplifier https://tubetime.us/[...] Perfect Semiconductor 2022-12-20
_[9] 서적 The Art of Electronics https://books.google[...] Cambridge University Press
_[10] 문서 Bipolar junction transistor, JFET, MOSFET input stages
_[11] 서적 Handbook of Operational Amplifier Circuit Design McGraw-Hill 1976
_[12] 문서 Op-amp parameters with respect to the zero voltage point
_[13] 문서 chopper (electronics)
_[14] 문서 Output stage
_[15] 웹사이트 Op Amp Output Phase-Reversal and Input Over-Voltage Protection https://web.archive.[...] Analog Devices 2012-12-27
_[16] 웹사이트 Bootstrapping your op amp yields wide voltage swings http://www.edn.com/c[...] Electronic Design News 2012-12-27
_[17] 웹사이트 Application of Rail-to-Rail Operational Amplifiers https://www.ti.com/l[...] Texas Instruments 2021-06-08
_[18] 웹사이트 IC Op-Amps Through the Ages https://web.archive.[...] Stanford University 2011-07-05
_[19] 웹사이트 Electronics 2, Chapter 10 https://web.archive.[...] National Taiwan University, Graduate Institute of Electronics Engineering 2014-02-22
_[20] 웹사이트 Understanding silicon circuits: inside the ubiquitous 741 op amp http://www.righto.co[...] 2018-04-28
_[21] 문서 μA702 and μA709
_[22] 문서 Input bias current
_[23] 문서 National Semiconductor LM741 data sheet
_[24] 웹사이트 The μA741 Operational Amplifier http://ecow.engr.wis[...] 2016-06
_[25] 문서 Input bias current and offset voltage
_[26] 웹사이트 Op Amp Input Bias Current https://web.archive.[...] Analog Devices 2014-05-15
_[27] 서적 Op Amp Applications Handbook https://books.google[...] Newnes 2008-11-15
_[28] 논문 Analysis of Problems in Dynamics by Electronic Circuits IEEE 1947-05
_[29] 웹사이트 Op Amp Applications https://web.archive.[...] Analog Devices 2012-12-27
_[30] 웹사이트 The Philbrick Archive http://www.philbrick[...] 2018-04-28
_[31] 웹사이트 The all-new, all solid-state Philbrick P2 amplifier http://www.philbrick[...] 2011-05-11
_[32] 서적 Electronic Principles https://archive.org/[...] McGraw-Hill 1979
_[33] 문서 pp.11
_[34] 문서 pp.14
_[35] 문서 「イマジナリ（ル）ショート」は和製造語
_[36] 서적
_[37] 서적
_[38] 서적
_[39] 문서 특정 용도 오퍼앰프의 비추천 용도 사용 시 문제점
_[40] 문서 OP로 시작하는 오퍼앰프의 기원
_[41] 문서 모토로라 상표 및 "풀스윙" 표현
_[42] 웹사이트 MAXIM Application Note 1108: Understanding Single-Ended, Pseudo-Differential and Fully-Differential ADC Inputs http://www.maxim-ic.[...] 2007-11-10
_[43] 웹인용 Analog devices MT-044 TUTORIAL http://www.analog.co[...] 2010-10-28