장효과 트랜지스터
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
장효과 트랜지스터(FET)는 전압의 변화로 채널의 전도도를 조절하여 전류 흐름을 제어하는 반도체 소자이다. 1925년 율리우스 에드가 릴리엔펠트에 의해 개념이 제안되었으며, 이후 JFET, MOSFET, MESFET 등 다양한 종류로 발전했다. FET는 게이트 전압에 따라 전류 흐름을 조절하며, 디지털 및 아날로그 회로, 스위칭 소자, 증폭기 등 다양한 분야에서 활용된다. MOSFET은 집적 회로에 널리 사용되며, 높은 입력 저항과 낮은 노이즈, 낮은 전력 소비 등의 장점을 가지지만, 이득-대역폭 곱이 낮고 정전기에 취약하다는 단점도 존재한다.
더 읽어볼만한 페이지
- FET - 핀펫
핀펫은 3차원 구조를 가진 전계효과 트랜지스터로 평면 트랜지스터의 한계를 극복하기 위해 개발되었으며, 1980년대 더블 게이트 MOSFET 개념에서 출발하여 히타치, 캘리포니아 대학교 버클리, TSMC 등의 협력을 거쳐 2000년대 초 TSMC와 삼성전자를 통해 상용화되어 인텔, SK하이닉스 등 주요 반도체 기업들이 고성능 반도체 메모리 생산에 기여하고 있다. - 트랜지스터 - CMOS
CMOS는 상보적 금속 산화막 반도체의 약자로, 저전력 소비를 특징으로 하며, P형과 N형 MOSFET을 결합하여 논리 게이트를 구현하는 디지털 회로 설계 방식 및 공정 계열이다. - 트랜지스터 - MOSFET
MOSFET은 게이트 전압으로 소스와 드레인 사이의 전류를 제어하는 전계 효과 트랜지스터로, 제작 용이성과 집적 회로 적용 가능성으로 발전하여 현대 전자기기의 핵심 부품이 되었으며, n형과 p형 두 가지 타입으로 다양한 동작 모드를 가진다. - 반도체 - N형 반도체
N형 반도체는 전자를 주된 전하 운반체로 사용하는 반도체이다. - 반도체 - 띠구조
띠구조는 결정 내 전자의 에너지 범위를 나타내는 개념으로, 에너지 띠와 띠틈으로 구성되며, 도체, 절연체, 반도체의 전기적 특성을 결정하는 데 중요한 역할을 한다.
장효과 트랜지스터 | |
---|---|
기본 정보 | |
명칭 | 전계 효과 트랜지스터 |
로마자 표기 | Jeon-gye Hyogwa Teuraenjiseuteo |
다른 이름 | FET (Field Effect Transistor), 유니폴라 트랜지스터 |
종류 | 접합형 전계 효과 트랜지스터(JFET), 금속-산화막-반도체 전계 효과 트랜지스터(MOSFET), MESFET, MODFET |
상세 정보 | |
단자 | 소스 드레인 게이트 |
채널 | N채널 P채널 |
동작 방식 | 공핍형, 강화형 |
용도 | 증폭기, 스위치 등 |
관련 용어 | 바이폴라 접합 트랜지스터(BJT) |
2. 역사
전계 효과 트랜지스터(FET)의 개념은 오스트리아-헝가리 출신의 물리학자 율리우스 에드가 릴리엔펠트가 1925년에 처음 특허를 냈고[1], 오스카르 하일이 1934년에 특허를 냈지만, 이들은 이 개념을 기반으로 작동하는 실용적인 반도체 소자를 만들 수 없었다. 트랜지스터 효과는 나중에 존 바딘과 월터 하우저 브래튼이 윌리엄 쇼클리의 지휘 아래 벨 연구소에서 1947년에 관찰하고 설명했으며, 이는 17년 특허가 만료된 직후였다. 쇼클리는 처음에는 반도체의 전도도를 조절하여 작동하는 FET를 만들려고 시도했지만, 주로 표면 상태, 미결합 결합, 게르마늄 및 구리 화합물 재료의 문제로 인해 실패했다. 작동하는 FET를 구축하는 데 실패한 불가사의한 이유를 이해하려는 과정에서 바딘과 브래튼은 1947년에 대신 점 접촉 트랜지스터를 발명했으며, 이는 1948년 쇼클리의 양극성 접합 트랜지스터로 이어졌다.[2][3]
성공적으로 제작된 최초의 FET 소자는 접합 전계 효과 트랜지스터 (JFET)였다.[2] JFET는 하인리히 웰커가 1945년에 처음 특허를 냈다.[4] 채널이 짧은 JFET의 일종인 정전 유도 트랜지스터 (SIT)는 일본 엔지니어 니시자와 준이치와 와타나베 Y.가 1950년에 발명했다. 1952년 쇼클리의 JFET에 대한 이론적 처리에 따라, 작동하는 실용적인 JFET는 조지 C. 데이시와 이안 M. 로스가 1953년에 만들었다.[5] 그러나 JFET는 여전히 일반적인 접합 트랜지스터에 영향을 미치는 문제점을 가지고 있었다.[6] 접합 트랜지스터는 대량 생산이 어려웠던 비교적 부피가 큰 장치였으며, 이는 특정 전문 분야에 제한되었다. 절연 게이트 전계 효과 트랜지스터(IGFET)는 접합 트랜지스터의 잠재적 대안으로 이론화되었지만, 연구원들은 외부 전기장이 물질로 침투하는 것을 막는 까다로운 표면 상태 장벽으로 인해 작동하는 IGFET를 만들 수 없었다.[6] 1950년대 중반까지, 연구원들은 FET 개념을 거의 포기하고 대신 양극성 접합 트랜지스터 (BJT) 기술에 집중했다.[7]
MOSFET 기술의 기초는 윌리엄 쇼클리, 존 바딘 및 월터 브래튼의 연구에 의해 마련되었다. 쇼클리는 1945년에 독립적으로 FET 개념을 구상했지만, 작동하는 소자를 만들 수 없었다. 이듬해 바딘은 그의 실패를 표면 상태 측면에서 설명했다. 바딘은 반도체 표면 상태 이론(이전 표면 상태에 대한 연구는 1939년 쇼클리와 1932년 이고르 탐에 의해 수행됨)을 적용하여, 외부 전계가 반도체 표면에 끌리는 추가 전자로 인해 표면에서 차단된다는 것을 깨달았다. 전자는 이러한 국소 상태에 갇혀 반전층을 형성한다. 바딘의 가설은 표면 물리학의 탄생을 알렸다. 그런 다음 바딘은 쇼클리가 그의 FET 설계에서 구상했던 매우 얇은 반도체 층 대신 반전층을 사용하기로 결정했다. 그의 이론에 따르면, 1948년 바딘은 반전층이 있는 절연 게이트 FET(IGFET)인 MOSFET의 원조에 대한 특허를 받았다. 반전층은 소수 캐리어의 흐름을 제한하여 변조 및 전도도를 증가시키지만, 전자 수송은 게이트의 절연체 또는 절연체로 사용될 경우 반전층 위에 증착된 산화물의 품질에 따라 달라진다. 바딘의 특허와 반전층의 개념은 오늘날 CMOS 기술의 기초를 형성한다. 1976년 쇼클리는 바딘의 표면 상태 가설을 "반도체 프로그램에서 가장 중요한 연구 아이디어 중 하나"라고 설명했다.[8]
바딘의 표면 상태 이론 이후 세 사람은 표면 상태의 영향을 극복하려 했다. 1947년 말, 로버트 기브니와 브래튼은 금속과 반도체 사이에 전해질을 사용하여 표면 상태의 영향을 극복할 것을 제안했다. 그들의 FET 소자는 작동했지만 증폭은 좋지 않았다. 바딘은 더 나아가 반전층의 전도성에 집중할 것을 제안했다. 추가 실험을 통해 그들은 더 나은 결과를 얻기 위해 전해질을 고체 산화물 층으로 대체했다. 그들의 목표는 산화물 층을 관통하여 반전층에 도달하는 것이었다. 그러나 바딘은 실리콘에서 게르마늄으로 전환할 것을 제안했고, 그 과정에서 그들의 산화물이 실수로 씻겨 나갔다. 그들은 완전히 다른 트랜지스터인 점 접촉 트랜지스터를 우연히 발견했다. 릴리안 호드손은 "브래튼과 바딘이 게르마늄 대신 실리콘으로 작업했다면 성공적인 전계 효과 트랜지스터를 우연히 발견했을 것"이라고 주장한다.[8][9][10][11][12]
1950년대 전반이 끝날 무렵, 바딘, 브래튼, 킹스턴, 모리슨 등의 이론 및 실험 연구에 따라 두 가지 유형의 표면 상태가 있다는 것이 더 명확해졌다. 빠른 표면 상태는 벌크 및 반도체/산화물 계면과 관련이 있는 것으로 밝혀졌다. 느린 표면 상태는 주변 환경에서 산화물에 의한 원자, 분자 및 이온의 흡착으로 인해 산화물 층과 관련이 있는 것으로 밝혀졌다. 후자는 훨씬 더 많고 훨씬 더 긴 이완 시간을 갖는 것으로 밝혀졌다. 당시 필로 파른스워스와 다른 사람들은 원자적으로 깨끗한 반도체 표면을 생성하는 다양한 방법을 고안했다.
1955년, 칼 프로쉬와 링컨 데릭은 실수로 실리콘 웨이퍼 표면에 이산화 규소 층을 덮었다.[13] 그들은 산화물 층이 특정 불순물이 실리콘 웨이퍼로 들어가는 것을 방지하는 반면 다른 불순물은 허용하여 반도체 표면의 부동태화 효과를 발견했다. 그들의 추가 연구는 산화물 층에 작은 구멍을 에칭하여 불순물을 실리콘 웨이퍼의 선택된 영역으로 확산시키는 방법을 보여주었다. 1957년, 그들은 연구 논문을 발표하고 그들의 기술에 대한 특허를 받았다. 그들이 개발한 기술은 산화물 확산 마스크로 알려져 있으며, 이는 나중에 MOSFET 소자의 제조에 사용될 것이다.[14] 벨 연구소에서 프로쉬의 기술의 중요성은 즉시 인식되었다. 그들의 연구 결과는 1957년에 발표되기 전에 BTL 메모 형식으로 벨 연구소 주변에 유포되었다. 쇼클리 반도체 연구소에서 쇼클리는 1956년 12월에 장 호에르니를 포함한 모든 선임 직원에게 그들의 논문 사전 인쇄본을 유포했다.[6][15][16]
1955년, 이안 먼로 로스는 FeFET 또는 MFSFET에 대한 특허를 출원했다. 구조는 현대적인 반전 채널 MOSFET의 구조와 유사했지만, 산화물 대신 강유전성 물질이 유전체/절연체로 사용되었다. 그는 플로팅 게이트 MOSFET보다 몇 년 앞서 메모리 형태로 구상했다. 1957년 2월, 존 월마크는 FET에 대한 특허를 출원했는데, 여기에는 일산화 게르마늄이 게이트 유전체로 사용되었지만, 그는 그 아이디어를 추구하지 않았다. 같은 해에 출원한 다른 특허에서 그는 이중 게이트 FET를 설명했다. 1957년 3월, 벨 연구소의 연구 과학자인 에르네스토 라베이트는 실험 노트에서 나중에 제안된 MOSFET과 유사한 소자를 구상했지만, 라베이트의 소자는 절연체로 이산화 규소를 명시적으로 사용하지 않았다.[17][18][19][20]
1955년, 칼 프로쉬와 링컨 데릭은 실수로 실리콘 웨이퍼 위에 이산화 규소 층을 성장시켰고, 이로 인해 표면 부동태화 효과를 관찰했다.[21][13] 1957년까지 프로쉬와 데릭은 마스킹 및 사전 증착을 사용하여 이산화 규소 트랜지스터를 제조할 수 있었고, 이산화 규소가 절연되어 실리콘 웨이퍼를 보호하고 불순물이 웨이퍼로 확산되는 것을 방지한다는 것을 보여주었다.[21][14] J.R. 리게나와 W.G. 스피처는 열적으로 성장된 산화물의 메커니즘을 연구하고 1960년에 고품질 Si/SiO2 스택을 제작했다.[22][23][24]
2. 1. MOSFET 개발
MOSFET은 고집적 회로를 구축하는 것을 가능하게 할 정도로 높은 확장성[30]과 쌍극 접합 트랜지스터보다 훨씬 낮은 전력 소비 및 더 높은 집적도를 갖추고 있다.[31][32] MOSFET은 광범위한 용도로 소형화 및 대량 생산할 수 있는 최초의 진정한 소형 트랜지스터였다.[6] 이러한 특징 덕분에 MOSFET은 컴퓨터, 전자 기기[34] 및 통신 기술 (예: 스마트폰)에서 가장 흔한 유형의 트랜지스터가 되었다.[35] 미국 특허청은 이를 "전 세계의 삶과 문화를 변화시킨 획기적인 발명품"이라고 부른다.[35]1963년 페어차일드 반도체에서 사지탕과 프랭크 완라스는 CMOS(상보형 MOS) 기술을 개발하였다.[37][38] 이후 1967년 다원 강과 사이먼 스제는 플로팅 게이트 MOSFET에 대한 최초의 보고를 하였다.[39] 이중 게이트 MOSFET은 1984년 전기기술연구소 연구원 토시히로 세키가와와 유타카 하야시에 의해 처음 시연되었다.[41][42] FinFET(핀 전계 효과 트랜지스터)은 1989년 히타치 중앙 연구소의 디그 히사모토와 그의 팀의 연구에서 시작되었다.[43][44]
3. 기본 정보
FET는 전류가 주로 다수 캐리어에 의해 전달되는 다수 전하 캐리어 소자이거나, 전류가 주로 소수 캐리어의 흐름에 기인하는 소수 전하 캐리어 소자일 수 있다.[45] 이 소자는 전하 캐리어인 전자 또는 정공이 소스에서 드레인으로 흐르는 활성 채널로 구성된다. 소스 및 드레인 단자 도체는 옴 접촉을 통해 반도체에 연결된다. 채널의 전도도는 게이트와 소스 단자 간에 가해지는 전위의 함수이다.
FET의 세 가지 단자는 다음과 같다.[46]
#'''소스(S)''': 캐리어가 채널로 들어가는 곳. 일반적으로 S에서 채널로 들어가는 전류는 IS로 표시된다.
#'''드레인(D)''': 캐리어가 채널을 떠나는 곳. 일반적으로 D에서 채널을 떠나는 전류는 ID로 표시된다. 드레인-소스 전압은 VDS이다.
#'''게이트(G)''': 채널 전도도를 조절하는 단자. G에 전압을 가하여 ID를 제어할 수 있다.
FET는 게이트와 소스 단자에 가해지는 전압(또는 전압 부재)에 의해 생성되고 영향을 받는 "전도 채널"의 크기와 모양에 영향을 미쳐 소스에서 드레인으로의 전자 (또는 전자 정공) 흐름을 제어한다. (이 설명에서는 편의상 바디와 소스가 연결되어 있다고 가정한다.) 이 전도 채널은 전자가 소스에서 드레인으로 흐르는 "흐름"이다.
FET에는 주로 3가지 종류의 단자, 즉 '''게이트''', '''소스''', '''드레인'''이 있다. 접합 FET는 일반적으로 이 3개의 단자만 가진다.
MOSFET는 '''게이트''', '''소스''', '''드레인''', '''백게이트/벌크/서브스트레이트/바디'''(반도체 칩 기판으로 호칭이 일정하지 않음)의 4개의 단자로 구성된다. 채널 종류에 따라 p형 채널의 PMOS와 n형 채널의 NMOS의 2가지 종류가 있다. MOSFET이 개별적으로 패키지된 디스크리트 부품에서는 4개의 단자가 각각 나오는 것도 소수 존재하지만, 일반적으로 소스와 백게이트를 내부에서 직결한 3단자가 되어 있으며, 회로도 기호는 그 구조를 반영하여 백게이트가 생략되는 경우도 있다.
특수한 것으로는 하나의 채널에 여러 개의 게이트가 있는 멀티 게이트(2개라면 더블 게이트)의 FET(멀티 게이트 소자 참조)나, 2개의 FET를 조합한 듀얼 FET가 있다(바이폴라 트랜지스터와 마찬가지로 동일한 실리콘 칩에 만들어져 있어 특성이 일치하는 것도 있으며, 단순히 동일한 패키지 내에 2개가 들어있는 것도 있다).
3. 1. 단자
대부분의 FET는 ''소스'', ''드레인'', ''게이트'', ''바디''(벌크, 기판)의 4단자 구조를 가진다.[71][72] 소스와 드레인은 BJT와는 다르게, 대칭 구조이므로 전류를 흘리는 방향에 따라 역할이 바뀔 수 있다. p형 채널은 고전위 측이 소스/저전위 측이 드레인, n형 채널은 고전위 측이 드레인/저전위 측이 소스가 된다.[71][72]MOSFET의 경우, 바디와 소스를 내부에서 직결한 3단자 구조가 일반적이다. 구조상, MOSFET의 백게이트와 소스 및 드레인 사이에는 pn 접합이 있으며, 기생 다이오드라고 부른다. MOSFET의 회로도 기호 중앙에 그려지는 화살표는 이 기생 다이오드의 순방향 바이어스를 나타낸다.
3. 2. 채널
FET의 드레인-소스 사이에 흐르는 전류가 통과하는 영역을 채널이라고 한다. 반도체에 n형과 p형이 존재하는 것과 마찬가지로, 채널에는 n형 채널과 p형 채널의 2종류가 존재한다. n형 채널에서는 음전하('''n'''egative charge영어)를 띤 전자가, p형 채널에서는 양전하('''p'''ositive charge영어)를 띤 정공이 캐리어가 된다. 게이트 전압에 의해 채널에 생기는 전계가 캐리어를 모으거나 밀어냄으로써 캐리어 농도가 변화하고, 따라서 저항률이 변화한다. 채널의 유형은 FET의 동작 영역에서 전도에 기여하는 캐리어의 타입에 기초하여 결정되는 것으로, 실제 채널을 구성하는 반도체의 n형·p형과 일치하지 않는 경우가 있을 수 있다는 점에 주의해야 한다. 실제로, HEMT에서는 채널 부분의 반도체는 i형이며, MOSFET에서는 n형 채널의 경우, p형 반도체 중의 반전층을 전자가 흐르게 된다. 이 채널의 유형을 나타내기 위해 FET의 타입 앞에 n이나 p 문자를 붙여 나타내는 경우도 있다(예: NMOS, PMOS).일반적으로 사용되는 CMOS (상보형 MOS, Complemetary MOS영어의 약자)는 NMOS와 PMOS를 조합한 구조임을 나타내며, CMOS라고 불리는 MOS의 타입이 있는 것은 아니다.

4. 종류
[[File:https://cdn.onul.works/wiki/source/1952eb1bf5f_cba481b4.png|thumb|right|300px|일반적인 전압에서의 공핍형 FET: JFET, 폴리실리콘 MOSFET, 이중 게이트 MOSFET, 금속 게이트 MOSFET, MESFET.
상단: 소스, 하단: 드레인, 왼쪽: 게이트, 오른쪽: 벌크. 채널 형성을 유도하는 전압은 표시되지 않았습니다.]]
FET는 게이트 접합부의 구조, 게이트 전압과 드레인 전류의 관계, 채널의 극성 등에 따라 분류할 수 있다.
== 게이트 접합부의 구조에 의한 분류 ==
- 금속 산화막 반도체형(MOSFET)은 게이트 부분이 반도체의 산화 피막 위의 금속 전극으로 되어 있다. 현재의 집적 회로에서 주류를 이루고 있는 소자이며, p/n 모두 같은 형태를 가지는 회로의 경우에는 양형을 모아서 CMOS형(상보형 MOS)이라고 부른다. MOSFET은 게이트와 본체 사이에 절연체를 사용하며, MNOS는 게이트와 본체 사이에 질화물-산화물 층 절연체를 사용한다.[55] DGMOSFET(이중 게이트 MOSFET)은 두 개의 절연 게이트가 있는 MOSFET이다.
- 접합형(JFET)은 게이트 부분이 pn 접합으로 되어 있다. MOS와 동작 원리가 달라서 접합면에 생기는 공핍층에 의하여 전류를 제어한다. 정전 유도 트랜지스터(SIT)는 짧은 채널을 가진 JFET의 한 유형이다.
- 금속 반도체형(MESFET)은 게이트 부분이 금속 전극과 반도체의 직접 접합(쇼트키 접합)으로 되어 있다. HEMT(고전자 이동도 트랜지스터)는 밴드갭 엔지니어링을 사용하여 AlGaAs와 같은 3원 반도체로 만들 수 있다. 완전히 고갈된 광대역갭 재료는 게이트와 본체 사이의 절연을 형성한다.
FET의 채널은 n형 반도체 또는 p형 반도체를 생성하기 위해 도핑된다. 드레인과 소스는 증폭 모드 FET의 경우 채널과 반대 유형으로 도핑되거나, 공핍 모드 FET의 경우 채널과 유사한 유형으로 도핑될 수 있다. 전계 효과 트랜지스터는 또한 채널과 게이트 사이의 절연 방식에 따라 구분된다.
이 외에도 다음과 같은 종류의 FET가 있다.
- IGBT (절연 게이트 양극성 트랜지스터)
- JLNT (접합이 없는 나노와이어 트랜지스터)
- ISFET (이온 감지 전계 효과 트랜지스터)
- BioFET (생물학적으로 민감한 전계 효과 트랜지스터)[55]
- DNAFET (DNA 전계 효과 트랜지스터)
- finFET, GAAFET
- DEPFET
- FREDFET
- HIGFET (이종 구조 절연 게이트 전계 효과 트랜지스터)[56]
- MODFET (변조 도핑 전계 효과 트랜지스터)
- TFET (터널 전계 효과 트랜지스터)[57]
- TQFET (위상 양자 전계 효과 트랜지스터)[58]
- NOMFET는 나노입자 유기 메모리 전계 효과 트랜지스터이다.[59]
- GNRFET (그래핀 나노리본 전계 효과 트랜지스터)[60]
- VeSFET (수직 슬릿 전계 효과 트랜지스터)[61]
- CNTFET (탄소 나노튜브 전계 효과 트랜지스터)
- OFET (유기 전계 효과 트랜지스터)
- QFET (양자 전계 효과 트랜지스터)
- SB-FET (쇼트키 장벽 전계 효과 트랜지스터)[62][63]
- GFET[64]
- Fe FET
- VTFET 또는 수직 수송 전계 효과 트랜지스터[65]
== 게이트 전압과 드레인 전류에 의한 분류 ==
장효과 트랜지스터는 게이트 전압과 드레인 전류의 관계에 따라 다음과 같이 분류할 수 있다.
- 인핸스먼트형(enhancement type) = 노멀리 오프형 (normally off type): 게이트 전압을 걸지 않을 때 채널이 존재하지 않아 드레인 전류가 흐르지 않는다. MOSFET의 대부분이 여기에 해당하며, 회로도 기호에서는 세로 막대를 끊어서 노멀리 오프임을 표현한다. 바이폴라 트랜지스터의 동작 특성과 유사하다.
- 디플리션형(depletion type) = 노멀리 온형 (normally on): 게이트 전압을 걸지 않을 때 채널이 존재하여 드레인 전류가 흐른다. 역전압(핀치오프 전압)이 걸리면 전류가 멈춘다. 진공관의 동작 특성과 유사하며, JFET는 모두 여기에 해당한다. 디스크리트 MOSFET에서는 널리 시판되는 것 중 극히 일부의 고주파 소신호용 품종뿐이다. 집적 회로 기술로 CMOS가 일반화되기 이전에는 디플리션 로드 NMOS의 Vdd 측에 사용하는 용법이 있었으며, Z80 등 8비트 시대, 혹은 16비트 시대 초기의 마이크로프로세서의 일부 오리지널 버전이 이에 해당한다.
- 제로 스레스홀드: 문턱 전압이 거의 0V 부근에 있도록 제조 시에 조정된 MOSFET이다. 문턱 전압은 제조 편차가 비교적 크기 때문에, 종래에는 그러한 시판 제품은 없었지만, 근년의 기술 개발에 의해 시판되게 되었다.
== 채널의 극성에 의한 분류 ==
트랜지스터에 PNP형과 NPN형이 있듯이 FET에도 p채널형과 n채널형이 있다.
MOS는 소스, 드레인 단자에 금속을 접합하며, 접촉 저항을 낮추기 위해 불순물을 넣는다. n형 불순물(p형 실리콘 기판에 붕소(B) 등)을 넣은 경우 '''n+'''형(n웰), p형 불순물(n형 실리콘 기판에 인(P) 등)을 넣은 경우 '''p+'''형(p웰)으로 불린다.
불순물을 넣지 않아도 접촉 저항이 낮으면 '''p''', '''n''' 어디에도 속하지 않는 언바이폴러 트랜지스터가 된다. 게이트에 ± 전압을 가하면 문턱 전압 이상에서 전류가 흐른다.
1980년대 중반까지는 p-MOS, n-MOS가 주로 사용되었으나, 이후 이동 속도가 빠른 전자를 캐리어로 사용하는 n-MOS가 주력이 되었다. 1980년대 초 표준 논리 IC가 시모스구조로 만들어졌고, 1990년대에는 시스템 LSI처럼 논리 회로와 아날로그 회로가 섞인 집적회로도 시모스로 제작되었다.
'''n채널''' "공핍형" 소자는 음의 게이트-소스 전압으로 공핍 영역을 넓혀 채널을 좁힌다. 핀치오프 전압에서 채널이 닫히면 FET는 꺼진다. 양의 게이트-소스 전압은 채널을 넓혀 전자가 쉽게 흐르게 한다.
n채널 "증폭형" 소자는 양의 게이트-소스 전압으로 전도 채널을 생성한다. 문턱 전압 이상에서 게이트 근처에 전자가 모여 공핍 영역을 형성하고, 전압을 더 높이면 반전 과정을 통해 활성 채널이 생성된다.
'''p채널''' "공핍형" 소자는 양의 게이트-몸체 전압으로 공핍층을 넓힌다. p채널 "향상형" 소자는 음의 전압으로 전도 채널을 만든다.
4. 1. 게이트 접합부의 구조에 의한 분류
금속 산화막 반도체형(MOSFET)은 게이트 부분이 반도체의 산화 피막 위의 금속 전극으로 되어 있다. 현재의 집적 회로에서 주류를 이루고 있는 소자이며, p/n 모두 같은 형태를 가지는 회로의 경우에는 양형을 모아서 CMOS형(상보형 MOS)이라고 부른다. MOSFET은 게이트와 본체 사이에 절연체를 사용하며, MNOS는 게이트와 본체 사이에 질화물-산화물 층 절연체를 사용한다.[55] DGMOSFET(이중 게이트 MOSFET)은 두 개의 절연 게이트가 있는 MOSFET이다.접합형(JFET)은 게이트 부분이 pn 접합으로 되어 있다. MOS와 동작 원리가 달라서 접합면에 생기는 공핍층에 의하여 전류를 제어한다. 정전 유도 트랜지스터(SIT)는 짧은 채널을 가진 JFET의 한 유형이다.
금속 반도체형(MESFET)은 게이트 부분이 금속 전극과 반도체의 직접 접합(쇼트키 접합)으로 되어 있다. HEMT(고전자 이동도 트랜지스터)는 밴드갭 엔지니어링을 사용하여 AlGaAs와 같은 3원 반도체로 만들 수 있다. 완전히 고갈된 광대역갭 재료는 게이트와 본체 사이의 절연을 형성한다.
[[File:https://cdn.onul.works/wiki/source/1952eb1bf5f_cba481b4.png|thumb|right|300px|일반적인 전압에서의 공핍형 FET: JFET, 폴리실리콘 MOSFET, 이중 게이트 MOSFET, 금속 게이트 MOSFET, MESFET.
상단: 소스, 하단: 드레인, 왼쪽: 게이트, 오른쪽: 벌크. 채널 형성을 유도하는 전압은 표시되지 않았습니다.]]
FET의 채널은 n형 반도체 또는 p형 반도체를 생성하기 위해 도핑된다. 드레인과 소스는 증폭 모드 FET의 경우 채널과 반대 유형으로 도핑되거나, 공핍 모드 FET의 경우 채널과 유사한 유형으로 도핑될 수 있다. 전계 효과 트랜지스터는 또한 채널과 게이트 사이의 절연 방식에 따라 구분된다.
이 외에도 다음과 같은 종류의 FET가 있다.
- IGBT (절연 게이트 양극성 트랜지스터)
- JLNT (접합이 없는 나노와이어 트랜지스터)
- ISFET (이온 감지 전계 효과 트랜지스터)
- BioFET (생물학적으로 민감한 전계 효과 트랜지스터)[55]
- DNAFET (DNA 전계 효과 트랜지스터)
- finFET, GAAFET
- DEPFET
- FREDFET
- HIGFET (이종 구조 절연 게이트 전계 효과 트랜지스터)[56]
- MODFET (변조 도핑 전계 효과 트랜지스터)
- TFET (터널 전계 효과 트랜지스터)[57]
- TQFET (위상 양자 전계 효과 트랜지스터)[58]
- NOMFET는 나노입자 유기 메모리 전계 효과 트랜지스터이다.[59]
- GNRFET (그래핀 나노리본 전계 효과 트랜지스터)[60]
- VeSFET (수직 슬릿 전계 효과 트랜지스터)[61]
- CNTFET (탄소 나노튜브 전계 효과 트랜지스터)
- OFET (유기 전계 효과 트랜지스터)
- QFET (양자 전계 효과 트랜지스터)
- SB-FET (쇼트키 장벽 전계 효과 트랜지스터)[62][63]
- GFET[64]
- Fe FET
- VTFET 또는 수직 수송 전계 효과 트랜지스터[65]
4. 2. 게이트 전압과 드레인 전류에 의한 분류
장효과 트랜지스터는 게이트 전압과 드레인 전류의 관계에 따라 다음과 같이 분류할 수 있다.- 인핸스먼트형(enhancement type) = 노멀리 오프형 (normally off type): 게이트 전압을 걸지 않을 때 채널이 존재하지 않아 드레인 전류가 흐르지 않는다. MOSFET의 대부분이 여기에 해당하며, 회로도 기호에서는 세로 막대를 끊어서 노멀리 오프임을 표현한다. 바이폴라 트랜지스터의 동작 특성과 유사하다.
- 디플리션형(depletion type) = 노멀리 온형 (normally on): 게이트 전압을 걸지 않을 때 채널이 존재하여 드레인 전류가 흐른다. 역전압(핀치오프 전압)이 걸리면 전류가 멈춘다. 진공관의 동작 특성과 유사하며, JFET는 모두 여기에 해당한다. 디스크리트 MOSFET에서는 널리 시판되는 것 중 극히 일부의 고주파 소신호용 품종뿐이다. 집적 회로 기술로 CMOS가 일반화되기 이전에는 디플리션 로드 NMOS의 Vdd 측에 사용하는 용법이 있었으며, Z80 등 8비트 시대, 혹은 16비트 시대 초기의 마이크로프로세서의 일부 오리지널 버전이 이에 해당한다.
- 제로 스레스홀드: 문턱 전압이 거의 0V 부근에 있도록 제조 시에 조정된 MOSFET이다. 문턱 전압은 제조 편차가 비교적 크기 때문에, 종래에는 그러한 시판 제품은 없었지만, 근년의 기술 개발에 의해 시판되게 되었다.
4. 3. 채널의 극성에 의한 분류
트랜지스터에 PNP형과 NPN형이 있듯이 FET에도 p채널형과 n채널형이 있다.MOS는 소스, 드레인 단자에 금속을 접합하며, 접촉 저항을 낮추기 위해 불순물을 넣는다. n형 불순물(p형 실리콘 기판에 붕소(B) 등)을 넣은 경우 '''n+'''형(n웰), p형 불순물(n형 실리콘 기판에 인(P) 등)을 넣은 경우 '''p+'''형(p웰)으로 불린다.
불순물을 넣지 않아도 접촉 저항이 낮으면 '''p''', '''n''' 어디에도 속하지 않는 언바이폴러 트랜지스터가 된다. 게이트에 ± 전압을 가하면 문턱 전압 이상에서 전류가 흐른다.
1980년대 중반까지는 p-MOS, n-MOS가 주로 사용되었으나, 이후 이동 속도가 빠른 전자를 캐리어로 사용하는 n-MOS가 주력이 되었다. 1980년대 초 표준 논리 IC가 시모스구조로 만들어졌고, 1990년대에는 시스템 LSI처럼 논리 회로와 아날로그 회로가 섞인 집적회로도 시모스로 제작되었다.
'''n채널''' "공핍형" 소자는 음의 게이트-소스 전압으로 공핍 영역을 넓혀 채널을 좁힌다. 핀치오프 전압에서 채널이 닫히면 FET는 꺼진다. 양의 게이트-소스 전압은 채널을 넓혀 전자가 쉽게 흐르게 한다.
n채널 "증폭형" 소자는 양의 게이트-소스 전압으로 전도 채널을 생성한다. 문턱 전압 이상에서 게이트 근처에 전자가 모여 공핍 영역을 형성하고, 전압을 더 높이면 반전 과정을 통해 활성 채널이 생성된다.
'''p채널''' "공핍형" 소자는 양의 게이트-몸체 전압으로 공핍층을 넓힌다. p채널 "향상형" 소자는 음의 전압으로 전도 채널을 만든다.
5. 동작 원리
이론적으로 n형과 p형의 차이는 드레인-소스간의 전류에 기여하는 캐리어의 차이 뿐이다.[71][72]
MOSFET에서는 게이트와 기판(substrate영어) 사이에 구성된 축전기에 의하여 게이트 정전압이 인가되었을 경우 p형 기판과 절연층의 경계면에 전자를 끌어들여 드레인-소스사이에 반전층(n형)을 만들어내는 일로 소스-드레인사이를 고컨덕턴스가 되게 한다. 드레인-소스간 전압이 비교적 낮고 게이트-드레인사이의 전압이 문턱 전압을 넘은 상태; 즉 게이트-소스 전압에서 문턱 전압을 뺀 값보다 낮은 상태이며 반전층이 드레인-소스사이에 걸려서 마치 저항같은 기능을 가지게되며 이를 선형 영역이라고 부른다.
선형 영역에서는 게이트 전압에 비례해서 반전층 두께가 더해져서 컨덕턴스가 게이트 전압에 비례해서 증가된다. 한편 게이트-드레인간 전압이 문턱 전압보다 밑돌게 되면 드레인 영역 부근에서 반전층이 형성되지 않게 된다.(게이트-드레인간 전압이 문턱 전압이 된 상태를 핀치 오프라고 불림) 이 상태(핀치 오프)를 포화 영역이라고 부르며, MOS 컨덕턴스는 반전층의 길이에 의해서 일정하게 된다.
이 상태에서 정전류원으로 다루어진다. 반전층의 길이는 게이트-드레인 전압에 의해서 그 후에도 계속 바뀌기 때문에 컨덕턴스도 이것을 따라서 변화한다. 이를 채널장 변조 효과라고 부르며 접합형 트랜지스터의 어리 효과에 대응된다.
게이트-소스 전압보다 훨씬 작은 드레인-소스 전압에서, 증폭형 또는 공핍형 소자 모두에서 게이트 전압을 변경하면 채널 저항이 바뀌고 드레인 전류는 드레인 전압(소스 전압을 기준으로)에 비례한다. 이 모드에서 FET는 가변 저항처럼 작동하며, FET는 선형 모드 또는 옴 모드로 작동한다고 한다.[47][48]
드레인-소스 전압이 증가하면 소스에서 드레인까지의 전압 전위 기울기로 인해 채널 모양에 상당한 비대칭 변화가 발생한다. 반전 영역의 모양은 채널의 드레인 끝 근처에서 "핀치 오프"된다. 드레인-소스 전압이 더 증가하면 채널의 핀치 오프 지점이 드레인에서 소스 방향으로 이동하기 시작한다. FET는 '포화 모드'에 있다고 한다.[49] 일부 저자는 바이폴라 트랜지스터 동작 영역과의 더 나은 유사성을 위해 '능동 모드'라고 언급하기도 한다.[50][51] 포화 모드, 또는 옴 모드와 포화 모드 사이의 영역은 증폭이 필요할 때 사용된다. 중간 영역은 드레인 전류가 드레인 전압에 거의 선형적이지 않더라도 때로는 옴 또는 선형 영역의 일부로 간주된다.
게이트-소스 전압에 의해 형성된 전도 채널이 포화 모드 동안 더 이상 소스를 드레인에 연결하지 않더라도, 전하 운반자는 흐르는 것을 막을 수 없다. 다시 n 채널 증폭형 소자를 고려하면, 전도 채널과 드레인 및 소스 영역을 둘러싼 p 형 바디에 공핍 영역이 존재한다. 채널을 구성하는 전자는 드레인-소스 전압에 의해 드레인으로 유인되면 공핍 영역을 통해 채널 밖으로 자유롭게 이동할 수 있다. 공핍 영역에는 운반자가 없고 실리콘과 유사한 저항을 갖습니다. 드레인-소스 전압이 증가하면 드레인에서 핀치 오프 지점까지의 거리가 증가하여 적용된 드레인-소스 전압에 비례하여 공핍 영역의 저항이 증가한다. 이러한 비례적 변화로 인해 드레인-소스 전류는 선형 모드에서의 옴 동작과는 달리 드레인-소스 전압의 변화에 관계없이 상대적으로 고정된 상태를 유지한다. 따라서 포화 모드에서 FET는 저항 대신 정전류원으로 작동하며 효과적으로 전압 증폭기로 사용할 수 있다. 이 경우 게이트-소스 전압은 채널을 통한 정전류의 수준을 결정한다.
5. 1. 전력 MOSFET
전력 MOSFET는 MOSFET의 내부가 큰 전력의 스위칭용으로 설계된 것이다. 양극성 전력 트랜지스터와 비교해서 전압 구동형 소자이기 때문에 구동 회로의 전력 소비가 낮다. 그리고 다수 캐리어 디바이스이며 본질적으로 고속 스위칭이 가능하고 스위칭 손실도 적다. 그러나 내압이 높아질 경우에 온 저항이 높아지는 문제점이 있다.2000년대가 되어서 트렌치 게이트, 의평면 접합같은 구조의 모색으로 인하여 고내전압화, 언 저항, 스위칭 손실의 감소를 동시에 만족시키는 것도 개발되었다. 2006년 기준으로는 초접합 구조를 이용해 실리콘의 이론적 한계를 넘어서는 저손실의 것도 개발되고 있다.
6. 성질
6. 1. 전기적 특성 (대신호)
장효과 트랜지스터는 드레인-소스 전압(), 게이트-소스 전압(), 문턱 전압()에 따라 다음과 같은 동작 영역을 갖는다.- 차단 상태: 일 때, 드레인 전류()는 0이다.
- 선형 상태: 일 때, 드레인 전류는 다음 식을 따른다.
:
- 포화 상태: 일 때, 드레인 전류는 다음 식을 따른다.
:
- 브레이크다운: (는 브레이크다운 전압)일 때, 소자 파괴에 이르기까지 전류가 증가한다.
위 식에서 사용된 변수는 다음과 같다.
- : n형 MOS의 경우
- : p형 MOS의 경우
- : 단위 면적 주위의 게이트 산화막 크기
- : 전자 이동도
- : 양공 이동도
- : 채널장 변장 계수
6. 2. 전기적 특성 (소신호)
소신호 특성은 등가 회로에 규정된 각 매개변수가 아래와 같은 식을 만족한다.- : 오버랩 전기 용량
- : 접합 용량
- 는 고유 용량(intrinsic capacitance}})을 표시하며, 그 값은 동작 영역에 따라 변화한다.
차단 영역:
선형 영역:
포화 영역:
7. n형 채널 접합형 FET의 모델
접합형 FET(JFET)는 게이트 단자를 드레인-소스 양 단자보다 낮은 전압으로 사용한다. 이때 게이트 단자는 높은 임피던스로 거의 전류를 흘리지 않으므로, 드레인에서 소스로 흐르는 전류 만을 고려한다. 소스 전압을 기준으로 게이트 전압을 , 드레인 전압을 로 나타내면, 는 이들의 함수로 모델링된다. (단, )
는 '''옴 영역''' (ohmic region영어, 또는 '''선형 영역''' ), '''포화 영역''' (saturation region영어), '''핀치오프 영역''' (pinch-off region영어)의 세 영역으로 나누어 정의한다.
- '''핀치오프 영역'''은 게이트 전압이 '''핀치오프 전압''' (''V''p/pinch-off voltage}}) {{Math영어 이하인 영역이다. 이 영역에서는 전계에 의해 채널에 캐리어가 존재하지 않게 되어 (공핍층), 드레인-소스 간에 전류가 흐르지 않는다. 즉,
:
이다. 는 FET 종류에 따라 다르지만, 대략 로 간주된다.
- '''포화 영역'''은 게이트 전압이 핀치오프 전압보다 크고, 드레인 전압이 핀치오프 전압에서 본 게이트 전압보다 큰 영역이다. 이 영역에서 드레인-소스 전류는 게이트 전압만의 함수이며, 드레인 전압에 관계없이 일정하다. 핀치오프 전압에서 측정했을 때, 이상적으로 제곱의 특성을 가지며, 식으로 나타내면 다음과 같다.
:
여기서 는 '''드레인 포화 전류''' (1=''v''GS = 0/drain saturation current}})로, 는 종류 및 개별 FET에 따라 편차가 크다.
- '''옴 영역'''에서는 드레인 전압이 일정하면 드레인-소스 전류는 게이트 전압과 함께 1차적으로 증가한다. 드레인 전압에 관해서는, 0일 때 드레인-소스 전류가 0이 되며, 드레인 전압과 함께 위로 볼록한 2차 곡선을 그리며 비선형적으로 증가한다. 모델상으로는 포화 영역에서의 게이트 전압 상승에 따른 전류 증가와, 옴 영역에서의 드레인 전압 감소에 따른 전류 감소는 부호를 반대로 하여 제곱의 오더로 완전히 동일하다. 즉,
:
가 된다.
포화 영역은 주로 증폭 용도로, 옴 영역은 '''전압 제어 저항''' (x/voltage-controlled resistor}})으로 사용될 수 있다. 옴 영역에서, 게이트 단자와 입력 )으로 하면, 특성이 선형화되어 전압 곱에 비례하는 전류를 얻을 수 있다.
: (옴 영역)
이는 인 옴 영역에서만 성립한다.
8. 용도
MOSFET는 집적 회로의 필수적인 소자이며, 디지털 회로와 아날로그 회로 모두에서 널리 사용된다. 전계 효과 트랜지스터(FET)는 그 전기적 특성으로 인해 스위칭 소자나 증폭 소자로 이용된다. 특히 MOSFET는 소비 전력을 줄일 수 있을 뿐만 아니라, 구조가 평면적이기 때문에 바이폴라 트랜지스터와 비교하여 제조 및 집적화가 용이하다.
디지털 회로에서는 논리 회로의 기본 소자로 연산 처리 장치, 기억 소자로서 사용되며, 아날로그 회로에서는 무선 LAN 등에 대표되는 통신 분야의 트랜시버에서 송수신에 사용되는 각종 회로(, 필터, 믹서 등)로서 사용되며, 아날로그 스위치나 전자 볼륨 등에도 응용된다. 극초단파 이상에서는 실리콘보다 캐리어의 이동도가 높은 갈륨 비소 (GaAs)와 같은 화합물 반도체 등을 사용한 전계 효과 트랜지스터(FET)가 사용되고 있다.
FET에서 전자는 선형 모드에서 작동할 때 채널을 통해 어느 방향으로든 흐를 수 있다. 이는 FET를 경로 간에 아날로그 신호를 전환하는 데 적합하게 만든다(멀티플렉싱). FET는 일반적으로 증폭기로 사용된다. 예를 들어, 높은 입력 저항과 낮은 출력 저항으로 인해 공통 드레인 (소스 팔로워) 구성에서 버퍼로 효과적이다.
JFET는 게이트 전압이 일정하면 드레인 전류가 일정한 성질을 가지므로, 회로에 직렬로 연결하면 항상 일정한 전류가 흐르는 정전류 소자로 사용할 수 있다. 이를 이용하여 JFET의 게이트를 소스와 직결하여 2단자화한 부품을 정전류 다이오드라고 한다. 정전류 다이오드는 순방향 사용으로 정전류 성능을 발휘하며, 발광 다이오드의 전류 제한 등에 이용된다. 다이오드라는 이름으로, 패키지도 다이오드와 같은 것을 사용하지만, 원래의 다이오드와는 구조가 전혀 다르며, 역방향 전류를 제한하는 정류 작용도 없다.
8. 1. 정전류 다이오드
JFET는 게이트 전압이 일정하면 드레인 전류가 일정한 성질을 가지므로, 회로에 직렬로 연결하면 항상 일정한 전류가 흐르는 정전류 소자로 사용할 수 있다. 이를 이용하여 JFET의 게이트를 소스와 직결하여 2단자화한 부품을 정전류 다이오드라고 한다. 정전류 다이오드는 순방향 사용으로 정전류 성능을 발휘하며, 발광 다이오드의 전류 제한 등에 이용된다. 다이오드라는 이름으로, 패키지도 다이오드와 같은 것을 사용하지만, 원래의 다이오드와는 구조가 전혀 다르며, 역방향 전류를 제한하는 정류 작용도 없다.9. 장점 및 단점
9. 1. 장점
장효과 트랜지스터는 100MΩ 이상으로 게이트-드레인 간의 높은 전류 저항을 가지며, 제어와 흐름 사이에서 높은 수준의 절연을 제공한다.[66] FET는 일반적으로 바이폴라 접합 트랜지스터 (BJT)보다 노이즈가 적게 발생하며, VHF 및 위성 수신기의 튜너 및 저잡음 증폭기와 같은 노이즈에 민감한 전자 장치에 사용된다.[66] 드레인 전류가 0일 때 오프셋 전압이 없어 신호 쵸퍼로 쓰기 좋다. 또한 일반적으로 BJT보다 열적 안정성이 더 좋다.[46]FET는 게이트 전하에 의해 제어되므로, 게이트가 닫히거나 열릴 때 바이폴라 접합 트랜지스터나 래칭되지 않는 릴레이와 같이 추가적인 전력 소모가 없다. 이는 매우 낮은 전력의 스위칭을 가능하게 하며, 다른 유형의 스위치에 비해 발열 요구 사항이 줄어들어 회로의 소형화를 더욱 가능하게 한다.
9. 2. 단점
전계 효과 트랜지스터는 이득-대역폭 곱이 바이폴라 접합 트랜지스터(BJT)에 비해 상대적으로 낮다.[67] MOSFET은 과전압에 매우 취약하여 설치 시 특별한 취급이 필요하다.[67] 게이트와 채널 사이의 MOSFET의 취약한 절연층은 취급 중에 정전기 방전 또는 문턱 전압 변화에 취약하게 만든다. 이는 일반적으로 장치가 적절하게 설계된 회로에 설치된 후에는 문제가 되지 않는다.FET는 종종 매우 낮은 "ON" 저항과 높은 "OFF" 저항을 갖지만, 중간 저항이 상당하기 때문에 스위칭 시 많은 양의 전력을 소모할 수 있다.[68] 따라서 효율성은 빠르게 스위칭하는 데 중점을 둘 수 있지만, 이로 인해 유도 용량을 자극하고 게이트에 결합되어 의도하지 않은 스위칭을 유발할 수 있는 상당한 전압이 발생할 수 있다. FET 회로는 매우 신중한 레이아웃이 필요할 수 있으며 스위칭 속도와 전력 소모 사이의 절충을 수반할 수 있다. 전압 정격과 "ON" 저항 사이에도 절충이 이루어지므로 고전압 FET는 상대적으로 높은 "ON" 저항과 전도 손실을 갖는다.[68]
참조
[1]
웹사이트
Method and apparatus for controlling electric current
https://pdfpiw.uspto[...]
2022-04-09
[2]
서적
The Design of CMOS Radio-Frequency Integrated Circuits
https://web.stanford[...]
Cambridge University Press
2003
[3]
서적
Nanoelectronics: Materials, Devices, Applications, 2 Volumes
https://books.google[...]
John Wiley & Sons
2017
[4]
서적
The Physics of Semiconductors
Springer-Verlag
[5]
서적
Semiconductor Devices for Power Conditioning
Springer
[6]
서적
Advanced Materials Innovation: Managing Global Technology in the 21st century
https://books.google[...]
John Wiley & Sons
2016
[7]
웹사이트
The Foundation of Today's Digital World: The Triumph of the MOS Transistor
https://www.youtube.[...]
Computer History Museum
2010-07-13
[8]
서적
AIP Conference Proceedings
2001
[9]
서적
Designing Analog Chips
http://www.designing[...]
2005
[10]
서적
ULSI Science and Technology/1997
https://books.google[...]
The Electrochemical Society
1997
[11]
간행물
Research on crystal rectifiers during World War II and the invention of the transistor
1994
[12]
서적
Crystal Fire: The Birth of the Information Age
W. W. Norton & Company
[13]
특허
Oxidation of semiconductive surfaces for controlled diffusion
https://patents.goog[...]
1957-08-13
[14]
간행물
Surface Protection and Selective Masking during Diffusion in Silicon
https://iopscience.i[...]
1957
[15]
서적
Makers of the Microchip: A Documentary History of Fairchild Semiconductor
https://books.google[...]
MIT Press
2010
[16]
서적
ULSI Process Integration III: Proceedings of the International Symposium
https://books.google[...]
The Electrochemical Society
2003
[17]
서적
History of Semiconductor Engineering
Springer Science & Business Media
2007
[18]
서적
Development of HfO2-Based Ferroelectric Memories for Future CMOS Technology Nodes
BoD – Books on Demand
[19]
서적
Semiconductor X-Ray Detectors
CRC Press
2013
[20]
서적
To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology
https://books.google[...]
Johns Hopkins University Press
2007
[21]
간행물
Frosch and Derick: Fifty Years Later (Foreword)
https://iopscience.i[...]
2007-09-01
[22]
간행물
The mechanisms for silicon oxidation in steam and oxygen
https://linkinghub.e[...]
1960-07-01
[23]
서적
Silicon materials science and technology
The Electrochemical Society
1998
[24]
서적
History of Semiconductor Engineering
Springer Science & Business Media
2007
[25]
서적
To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology
https://books.google[...]
Johns Hopkins University Press
2007
[26]
간행물
Silicon-silicon dioxide field induced surface devices
1960
[27]
간행물
1960 – Metal Oxide Semiconductor (MOS) Transistor Demonstrated
https://www.computer[...]
Computer History Museum
[28]
간행물
Silicon-Silicon Dioxide Surface Device
https://doi.org/10.1[...]
1961
[29]
서적
History of Semiconductor Engineering
Springer-Verlag Berlin Heidelberg
2007
[30]
간행물
Through-Silicon Via (TSV)
2009
[31]
뉴스
Transistors Keep Moore's Law Alive
https://www.eetimes.[...]
2018-12-12
[32]
웹사이트
Who Invented the Transistor?
https://www.computer[...]
2013-12-04
[33]
서적
High Performance Audio Power Amplifiers
https://books.google[...]
Elsevier
1996
[34]
웹사이트
Dawon Kahng
https://www.invent.o[...]
[35]
웹사이트
Remarks by Director Iancu at the 2019 International Intellectual Property Conference
https://www.uspto.go[...]
2019-06-10
[36]
서적
AIP Conference Proceedings
2001
[37]
웹사이트
1963: Complementary MOS Circuit Configuration is Invented
https://www.computer[...]
2019-07-06
[38]
특허
US patent 3102230
1963
[39]
간행물
A floating gate and its application to memory devices
1967
[40]
학술 논문
Analysis of double-gate thin-film transistor
1967-02
[41]
서적
FinFETs and Other Multi-Gate Transistors
https://books.google[...]
Springer Science & Business Media
2008
[42]
학술 논문
Calculated threshold-voltage characteristics of an XMOS transistor having an additional bottom gate
1984-08-01
[43]
웹사이트
IEEE Andrew S. Grove Award Recipients
https://www.ieee.org[...]
Institute of Electrical and Electronics Engineers
2019-07-04
[44]
웹사이트
The Breakthrough Advantage for FPGAs with Tri-Gate Technology
https://www.intel.co[...]
Intel
2019-07-04
[45]
서적
Electronic devices and circuits
McGraw-Hill International
[46]
서적
Electronic devices and circuits
McGraw-Hill
[47]
서적
MOSFET modeling for circuit analysis and design
https://archive.org/[...]
World Scientific
[48]
서적
Electronic circuits: analysis, simulation, and design
Prentice Hall
[49]
서적
Microelectronic circuits
Pearson Education/Prentice-Hall
[50]
서적
Microelectronic circuits
https://archive.org/[...]
Oxford University Press
[51]
서적
Analysis and design of analog integrated circuits
Wiley
[52]
뉴스
IBM creates first graphene based integrated circuit
https://phys.org/new[...]
2019-01-14
[53]
학술 논문
Wafer-Scale Graphene Integrated Circuit
[54]
간행물
Flexible graphene transistor sets new records
http://physicsworld.[...]
2019-01-14
[55]
학술 논문
Recent advances in biologically sensitive field-effect transistors (BioFETs)
http://juser.fz-juel[...]
[56]
웹사이트
freepatentsonline.com
https://www.freepate[...]
[57]
학술 논문
Tunnel field-effect transistors as energy-efficient electronic switches
[58]
웹사이트
Topological off-on switch could make new type of transistor
https://physicsworld[...]
IOP Publishing
2022-01-16
[59]
뉴스
Organic transistor paves way for new generations of neuro-inspired computers
https://www.scienced[...]
2019-01-14
[60]
학술 논문
Frequency analysis of graphene nanoribbon FET by Non-Equilibrium Green's Function in mode space
[61]
서적
Semiconductor Glossary: A Resource for Semiconductor Community
https://books.google[...]
World Scientific
[62]
학술 논문
Toward Nanowire Electronics
https://docs.lib.pur[...]
2008-11
[63]
학술 논문
Understanding contact gating in Schottky barrier transistors from 2D channels
[64]
웹사이트
What Are Graphene Field Effect Transistors (GFETs)?
https://www.graphene[...]
2019-01-14
[65]
웹사이트
IBM Research Unveils 'VTFET': A Revolutionary New Chip Architecture Which is Two Times the Performance finFET
https://www.marktech[...]
2021-12
[66]
문서
VIII.5. Noise in Transistors
http://www-physics.l[...]
[67]
서적
Electronic devices and siraj circuits
Prentice-Hall of India
[68]
웹사이트
Origins of SiC FETs and Their Evolution Toward the Perfect Switch
https://www.powerele[...]
2022-01-21
[69]
문서
Slow Body Diode Failures of Field Effect Transistors (FETs): A Case Study
https://www.dfrsolut[...]
[70]
학술 논문
Source-gated transistors for order-of-magnitude performance improvements in thin-film digital circuits
[71]
문서
즉 소스, 드레인의 명칭은 캐리어(carrier)의 도통 방향(캐리어의 발생원이 소스, 캐리어의 행선지가 드레인)에 의해 결정됨
[72]
문서
전력 MOSFET에서는 기생 다이오드가 생기는 구조로 역방향 동작은 정방향보다 제한된다.
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com