XNOR 게이트

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. 기호
3. 하드웨어 설명 및 핀 배치
- 3.1. TTL 및 CMOS IC
- 3.2. 핀 배치
4. 구현
5. 응용
- 5.1. 반가산기
6. 3개 이상 입력으로의 확장
참조

1. 개요

XNOR 게이트는 두 개의 입력이 동일할 경우 참(1)을, 다를 경우 거짓(0)을 출력하는 디지털 논리 게이트이다. XNOR 게이트는 XOR 게이트의 반전된 형태이며, 다양한 기호로 표현된다. 하드웨어적으로는 TTL 및 CMOS IC 제품군에서 구현되며, 4077, 74266 등의 칩을 통해 사용 가능하다. XNOR 게이트는 NAND, NOR 게이트 등의 조합으로 구현할 수 있으며, 반가산기 등의 회로 구성에 활용된다. 3개 이상의 입력을 가진 XNOR 게이트는 존재하지 않지만, 여러 개의 XNOR 게이트를 조합하여 확장된 기능을 구현할 수 있다.

더 읽어볼만한 페이지

논리 게이트 - NAND 게이트
NAND 게이트는 모든 입력이 1일 때 0을 출력하고 그 외에는 1을 출력하는 논리 게이트로서, 다양한 기호로 표현되며, AND 연산의 결과를 부정하는 연산을 수행하고, 여러 방식으로 구현될 수 있으며, 기능적으로 완전하여 디지털 회로 설계에 필수적이다.
논리 게이트 - AND 게이트
AND 게이트는 모든 입력이 참일 때만 참을 출력하고 하나라도 거짓이면 거짓을 출력하는 논리 게이트로, 논리곱으로 표현되며 다양한 방식으로 구현되어 디지털 시스템의 핵심 구성 요소로 사용된다.
수리논리학 - NAND 게이트
NAND 게이트는 모든 입력이 1일 때 0을 출력하고 그 외에는 1을 출력하는 논리 게이트로서, 다양한 기호로 표현되며, AND 연산의 결과를 부정하는 연산을 수행하고, 여러 방식으로 구현될 수 있으며, 기능적으로 완전하여 디지털 회로 설계에 필수적이다.
수리논리학 - 셈
셈은 대상의 개수를 파악하는 기본적인 행위로, 수학에서는 집합의 원소 개수를 파악하는 과정으로 정의되며, 셈의 방식에 따라 결과가 달라질 수 있고, 셈을 배우는 과정은 아동의 교육 및 발달에 중요한 역할을 한다.
수학 - 회귀 분석
회귀 분석은 종속 변수와 하나 이상의 독립 변수 간의 관계를 모델링하고 분석하는 통계적 기법으로, 최소 제곱법 개발 이후 골턴의 연구로 '회귀' 용어가 도입되어 다양한 분야에서 예측 및 인과 관계 분석에 활용된다.
수학 - 수학적 최적화
수학적 최적화는 주어진 집합에서 실수 또는 정수 변수를 갖는 함수의 최댓값이나 최솟값을 찾는 문제로, 변수 종류, 제약 조건, 목적 함수 개수에 따라 다양한 분야로 나뉘며 여러 학문 분야에서 활용된다.

XNOR 게이트

2. 기호

XNOR 게이트는 국제적으로 통용되는 여러 가지 기호로 표현된다. 대표적으로 독특한 모양의 기호와 사각형 모양에 레이블이 붙어 있는 기호가 있으며, 이 두 기호 모두 XOR 게이트 기호에 반전 버블이 추가된 형태이다.

ANSI(MIL 논리 기호), IEC, DIN에서 사용하는 기호는 아래 표와 같다.

--	--	--	--
MIL/ANSI 기호	IEC 기호	DIN 기호(1)	DIN 기호(2)

2. 1. ANSI 기호

ANSI 기호는 반전 버블이 추가된 XOR 게이트의 기호와 같다.^[1]

2. 2. IEC 기호

IEC에서 제정한 기호는 사각형 모양에 레이블이 붙어있다. XOR 게이트 기호에 반전 버블이 추가된 형태이다.

2. 3. DIN 기호

- --는 DIN에서 제정한 기호이다.^[1]

3. 하드웨어 설명 및 핀 배치

XNOR 게이트는 대부분의 TTL 및 CMOS IC 제품군에서 구현된다.

XNOR는 CMOS 논리에서 2입력 NAND 게이트나 NOR 게이트와 달리 4개의 트랜지스터로 구현하기 어렵다. 하지만 기본 논리의 조합으로 만드는 것은 다소 번거롭고 회로적인 궁리도 필요하기 때문에, TTL 및 CMOS 논리의 범용 로직 IC에는 XNOR 게이트가 포함되어 있다.

3. 1. TTL 및 CMOS IC

표준 4000 시리즈 CMOS IC는 4077이고, TTL IC는 74266(오픈 컬렉터 구현 방식)이며, 둘 다 4개의 독립적인 2-입력 XNOR 게이트를 포함한다. (현재는 단종된) 74S135는 4개의 2-입력 XOR/XNOR 게이트 또는 2개의 3-입력 XNOR 게이트를 구현했다.^[2]

TTL 74LS 구현인 74LS266뿐만 아니라 CMOS 게이트(CD4077, 74HC4077, 74HC266 등)는 텍사스 인스트루먼트 또는 NXP 등 대부분의 반도체 제조업체에서 구할 수 있다.^[2] 일반적으로 관통형 DIP와 SOIC 형식(SOIC-14, SOC-14 또는 TSSOP-14)으로 제공된다. 데이터시트는 대부분의 데이터시트 데이터베이스 및 공급업체에서 쉽게 구할 수 있다.

74 시리즈에서는 7486, 4000 시리즈에서는 4070(4030의 대체)에 2입력 XNOR 게이트가 4개 들어있으며, 핀 배치는 모두 동일하다. DIP 패키지 제품이나 플랫 패키지 제품이 있다.

3. 2. 핀 배치

4077 및 74x266 장치(SN74LS266, 74HC266, 74266 등)는 다음과 같은 동일한 핀 배치를 갖는다.^[1]

# 입력 A1

# 입력 B1

# 출력 Q1 (A1과 B1의 논리 레벨이 동일한 경우에만 하이)

# 출력 Q2

# 입력 B2

# 입력 A2

# V_ss (GND) 공통 전원 및 신호 접지 핀

# 입력 A3

# 입력 B3

# 출력 Q3

# 출력 Q4

# 입력 B4

# 입력 A4

# CMOS의 V_dd (TTL의 V_cc) 양의 전원 공급 장치 (허용 가능한 전압 범위는 데이터 시트 참조)

4. 구현

XNOR 게이트는 다양한 방식으로 구현할 수 있다.

CMOS 논리의 기본적인 방식으로는, 입력 A와 B의 반전을 위해 각각 2개씩, 총 4개의 트랜지스터를 사용하고, 추가로 8개의 트랜지스터를 더하여 총 12개의 트랜지스터로 구현할 수 있다. 또는 NOR 게이트와 AND-OR-Invert (영어판) 복합 게이트를 이용해 10개의 트랜지스터로 구현할 수도 있다.^[4]

일반적인 게이트 구성이 아닌, 논리값이 "통과하는" 게이트(영어판, 영어판 참조)를 사용하면 더 효율적으로 구현할 수 있다. 예를 들어, 6개의 트랜지스터를 사용한 CMOS IC 구현은 4개의 트랜지스터와 한쪽 입력의 반전을 위한 2개의 트랜지스터로 구성된다. XOR 게이트의 출력을 NOT 게이트로 반전시켜 8개의 트랜지스터로 구현하는 방법도 있다.^[4]

XNOR 게이트는 가산기이기도 하므로, 컴퓨터의 고성능화를 위해 다양한 구현 기법이 연구되고 있다.^[4]

XNOR 게이트를 AND 게이트, OR 게이트, NOT 게이트로 구성하면, 3종류의 논리 게이트가 총 5개 필요하다. NAND 게이트만 사용하면 5개, NOR 게이트만 사용하면 4개로 구현할 수 있다.

3로 스위치를 사용하여 두 곳에서 전등의 점등 및 소등을 제어하는 배선 방식도 XNOR 게이트 구현의 일종이다.

4. 1. AND-OR-Invert 논리

XNOR 게이트는 다음 등식을 기반으로, NAND 게이트와 OR-AND-Invert 게이트를 사용하여 구현할 수 있다.^[3]

:

\overline{a \veebar b} \iff \left(a \overline{\and} b\right) \overline{\and} \left(a \lor b\right)

플립플롭에서와 같이 반전된 입력도 사용 가능한 경우 2-2 AND-OR-Invert 게이트를 사용하는 대안이 있다.

4. 2. CMOS 구현

CMOS 트랜지스터를 사용하여 XNOR 게이트를 구현할 수 있다. OAI 논리를 기반으로 한 구현은 10개의 트랜지스터를 사용한다. 일반 입력과 반전 입력을 모두 사용하는 구현은 8개의 트랜지스터를 사용하거나, 인버터를 사용해야 하는 경우 12개를 사용한다.^[4]

CMOS 논리의 기본적인 방식에 따르면, 2개의 입력 A와 B 각각의 반전을 위해 2개씩 4개의 트랜지스터와, 추가로 8개의 트랜지스터를 사용하여 총 12개의 트랜지스터로 구현할 수 있다. CMOS에서는 NOR 게이트와 AND-OR-Invert (:en:AND-OR-Invert) 복합 게이트를 이용한 10 트랜지스터 구현도 가능하다.^[4]

일반적인 구성의 게이트가 아닌, 논리값이 "통과하는" 게이트 (자세한 내용은 영어판 :en:Pass transistor logic 및 :en:Transmission gate 참조)를 사용하면, 더욱 효율적으로 구현할 수 있다. 예를 들어, 6개의 트랜지스터를 사용한 CMOS IC 구현은 4개의 트랜지스터와 입력의 한쪽을 반전시키기 위한 2개의 트랜지스터로 구성된다. 또는 XOR의 출력을 NOT으로 반전시켜 8개의 트랜지스터로 구현할 수도 있다.^[4]

4. 3. 기타 구현 방법

특정 유형의 게이트를 사용할 수 없는 경우, 다른 사용 가능한 게이트로 동일한 기능을 구현하는 회로를 구성할 수 있다. XNOR 기능을 구현하는 회로는 XOR 게이트 뒤에 NOT 게이트를 사용하여 간단하게 구성할 수 있다.

(A + \overline{B}) \cdot (\overline{A} + B)

식을 고려하면 AND 게이트, OR 게이트 및 NOT 게이트를 사용하여 XNOR 게이트 회로를 직접 구성할 수 있다. 그러나 이 접근 방식에는 세 가지 종류의 게이트가 5개 필요하다.^[4]

다른 방법으로, 불 대수를 적용하여

(A + \overline{B}) \cdot (\overline{A} + B)  \equiv (A \cdot B) + ( \overline A \cdot \overline B )

로 변환하고, 마지막 항에 드 모르간의 법칙을 적용하여

(A \cdot B) + \overline {(A + B)}

를 얻을 수 있으며, 이는 3개의 게이트만 사용하여 구현할 수 있다.

XNOR 게이트 회로는 4개의 NOR 게이트로 만들 수 있다. 사실, NAND 게이트 및 NOR 게이트는 "범용 게이트"이며, 모든 논리 함수는 NAND 논리 또는 NOR 논리만으로 구성할 수 있다. 4개의 NOR 게이트를 NAND 게이트로 바꾸면 XOR 게이트가 생성되며, 이 게이트는 출력을 반전시키거나 입력 중 하나를 반전시켜 XNOR 게이트로 변환할 수 있다.

원하는 게이트	NAND 구성	NOR 구성

$(A \cdot B) + (\overline{A} \cdot \overline{B})$ 에서 함수의 구성을 강조하는 토폴로지에 5개의 NAND 게이트를 사용하는 또 다른 구성이 있으며, 드 모르간의 법칙에 따라 NAND 게이트가 반전된 입력 OR 게이트임을 알 수 있다. $(A + \overline{B}) \cdot (\overline{A} + B)$ 에서 함수의 구성을 강조하는 토폴로지에 5개의 NOR 게이트를 사용하는 또 다른 구성이 있으며, 드 모르간의 법칙에 따라 NOR 게이트가 반전된 입력 AND 게이트임을 알 수 있다.

원하는 게이트	NAND 구성	NOR 구성

NAND 구성의 경우, 하단 배열은 전파 지연(입력이 변경된 시점과 출력이 변경된 시점 사이의 시간 지연)이 짧다는 장점이 있다. NOR 구성의 경우, 상단 배열은 게이트가 적게 필요하다.

XNOR 게이트만 사용하여 다른 게이트를 구성하는 것이 가능하지만, XNOR은 완전히 범용 논리 게이트는 아니다. NOT 게이트 및 XOR 게이트는 이러한 방식으로 구성할 수 있다.

5. 응용

XNOR 게이트는 반가산기를 구성하는 데 사용된다. XNOR 게이트는 1비트 가산기로 기능하며, AND 게이트와 함께 사용하여 반가산기를 만들 수 있다.

5. 1. 반가산기

XNOR 게이트는 1비트 가산기로 기능한다. 즉, 두 비트를 더한 결과의 1비트를 얻을 수 있다. 두 번째 비트의 자리올림(캐리)은 더하는 두 비트가 모두 1일 때 발생하므로 AND 게이트를 통해 얻을 수 있다. 따라서 XNOR 게이트와 AND 게이트를 사용하여 반가산기를 구성할 수 있다.

6. 3개 이상 입력으로의 확장

이진 논리 연산의 개념은 3개의 입력으로 확장할 수 있다. 4개의 출력을 위해 두 개의 공유된 "C" 입력과 4개의 독립적인 "A" 및 "B" 입력을 가진 SN74S135는 다음 진리표를 따르는 장치였다.

A	B	C	Q
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

이는 실제로 Q = NOT ((A XOR B) XOR C)이다. 입력의 짝수 개수가 참일 경우 출력이 참이 된다고 해석할 수도 있다. 이는 2개의 입력 XNOR 게이트와는 달리 논리적 "동치" 기능을 구현하지 않는다.^[5]

$XNOR(A, B, C) = (A \oplus B) \oplus C = A \oplus (B \oplus C)$ 처럼 확장하는 것은 자연스럽다. 이는 XNOR 게이트를 캐스케이드, 즉, 처음에 2입력 XNOR 게이트가 있고, 그 출력과 세 번째 입력을 다음 XNOR 게이트의 입력으로 하는 방식이다. 더 나아가 입력을 늘리는 경우에는 이것을 차례대로 연결하여 구성한다. 이렇게 하면 HIGH인 입력이 홀수 개인 경우 HIGH를 출력하고, HIGH인 입력이 짝수 개인 경우 LOW를 출력하는 회로가 된다. 이러한 회로는 패리티 생성기나 2를 법으로 하는 덧셈기로 이용할 수 있다. 74LVC1G386은 그러한 3입력 XNOR 게이트이다.^[5]

하지만, 큰 워드의 패리티 생성 등 규모가 큰 경우에는 지연을 고려하여 토너먼트 방식으로 병렬 진행하는 것이 좋다.

XNOR을 다중 입력으로 확장할 때, 0인 입력이 1개일 때만 1, 또는 1인 입력이 1개일 때만 1과 같은 확장은 자연스러운 2항 연산 조합으로 해석하기 어렵다.

참조

_[1] 웹사이트 Exclusive-NOR Gate Tutorial https://www.electron[...] 2018-05-06
_[2] 웹사이트 XNOR Logic Gates https://mouser.com/S[...] 2018-05-06
_[3] 웹사이트 Aussagenlogik und Gatter https://sus.ziti.uni[...] University of Heidelberg 2024-01-21
_[4] 논문
_[5] 문서 74LVC1G386 data sheet http://www.nxp.com/d[...]

본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com