아이테니엄은 1989년 HP가 명령어 축소 집합 컴퓨터(RISC) 아키텍처의 한계를 극복하기 위해 시작한 연구에서 시작된 프로세서이다. 1994년 인텔과 HP가 IA-64 아키텍처 개발을 위해 협력했으며, 2001년 아이테니엄 프로세서가 출시되었다. 아이테니엄은 엔터프라이즈 서버 및 고성능 컴퓨팅 시장을 목표로 하였으나, x86-64 프로세서와의 경쟁에서 어려움을 겪었다. 2017년 키트슨 프로세서 출시를 마지막으로, 2019년 인텔은 아이테니엄의 수명 종료를 발표하고, 2021년 최종 배송을 완료했다. IA-64 아키텍처는 EPIC 아키텍처를 기반으로 하며, 128개의 정수 및 부동소수점 레지스터 등을 갖추고 있다. 아이테니엄 프로세서는 머시드, 아이테니엄 2, 9000, 9100, 9300, 9500, 9700 시리즈로 출시되었으며, 2007년에는 20만 개가 생산되었다. 아이테니엄은 HP-UX, 리눅스, 윈도우 등 다양한 운영 체제를 지원했으나, 소프트웨어 지원이 점차 중단되었다. 아이테니엄의 설계 문제와 x86-64 프로세서의 등장으로 인해 시장 점유율이 감소했으며, 비판적인 시각도 존재했다.
더 읽어볼만한 페이지
64비트 컴퓨터 - IA-64 IA-64는 인텔과 HP가 공동 개발한 64비트 ISA로, EPIC 아키텍처를 채택하여 병렬성을 극대화하려 했으나, x86 호환성 문제와 소프트웨어 생태계 부족으로 상용 시장에서 실패하고 단종되었다.
64비트 컴퓨터 - DEC 알파 DEC 알파는 디지털 이큅먼트 코퍼레이션에서 개발한 64비트 RISC 명령어 집합 아키텍처로, VAX 아키텍처를 대체하고 고성능 컴퓨팅을 목표로 설계되었으나, 인텔에 매각된 후 아이테니엄 아키텍처로 전환되며 폐지되었다.
명령어 집합 구조 - ARM 아키텍처 ARM 아키텍처는 저전력 설계로 모바일 기기에서 널리 쓰이는 RISC 기반 프로세서 아키텍처로서, IP 코어 라이선스 모델과 ARM Flexible Access를 통해 다양한 분야로 확장되고 있다.
명령어 집합 구조 - PA-RISC PA-RISC는 휴렛 팩커드에서 개발한 RISC 기반 명령어 집합 아키텍처로, HP 서버 및 워크스테이션에 사용되었으며 대용량 L1 캐시와 SIMD 명령어 확장 등의 특징을 가졌으나 아이테니엄 아키텍처로의 전환으로 단종되었다.
인텔의 마이크로프로세서 - 인텔 80386 인텔 80386은 1985년 출시된 x86 아키텍처의 32비트 마이크로프로세서로, 온칩 메모리 관리 장치, 3단계 파이프라인, 세 가지 동작 모드를 제공하며, 개인용 컴퓨터와 임베디드 시스템에 널리 사용되었지만 현재는 생산 및 지원이 중단되었고, 32비트 명령어 집합은 현대 x86 아키텍처의 기반이 되었다.
인텔의 마이크로프로세서 - 인텔 4004 인텔 4004는 1971년 인텔에서 출시된 세계 최초의 상용 마이크로프로세서 중 하나이며, 4비트 아키텍처를 기반으로 계산기 라인에 탑재하기 위해 개발되었고, 컴퓨터 소형화와 개인용 컴퓨터 시대에 기여했다.
Pin Array Cartridge (PAC) Flip-chip land grid array (FC-LGA)
메모리
최대 메모리 용량
최대 1.5 TB
메모리 종류
DDR3 with ECC 지원
기타
지원 상태
지원 중단
적용 분야
하이엔드/미션 크리티컬 서버 고성능 컴퓨팅 하이엔드 워크스테이션
2. 역사
1989년 HP는 명령어 축소 집합 컴퓨터(RISC) 아키텍처의 한계를 극복하기 위한 연구를 시작하면서 아이테니엄 프로젝트를 시작하였다. 1994년 인텔과 HP는 IA-64 아키텍처 개발을 위한 협력을 발표했다.[226] HP는 자체와 같은 개별 엔터프라이즈 시스템 회사가 독점 마이크로프로세서를 개발하는 것이 더 이상 비용 효율적이지 않다고 판단하여, 1994년 EPIC에서 파생된 IA-64 아키텍처를 개발하기 위해 인텔과 제휴했다. 인텔은 IA-64에 대한 매우 큰 개발 노력을 기울였는데, 이는 결과적으로 생산된 마이크로프로세서가 대부분의 엔터프라이즈 시스템 제조업체에서 사용될 것이라는 기대 때문이었다.[12]
1994년IA-64가 발표될 당시, IA-32(x86)로 개인용 컴퓨터 시장에서 사실상 표준이 된 인텔이 HP와 공동 개발을 통해 64비트 시장에서 경쟁하고, AMD 등 호환 프로세서 벤더를 제치려 한다는 보도가 널리 퍼졌다.
그러나 초창기 아이테니엄(Merced)의 출시는 2001년으로 늦어졌고, 성능은 당시 프로세서들과 비교해 낮았고, 널리 보급되지 못했다. 2002년에는 성능을 개선한 아이테니엄 2가 출시되었지만, 동시기의 각 회사 프로세서와 비교했을 때 가격 대비 성능이 떨어졌다.
2004년에는 Itanium의 설계에서 HP가 철수했고, 2005년 9월에는 '''Itanium Solutions Alliance''' (ISA)가 설립되었다.
마이크로소프트는 2005년에 Windows XP Professional 64-bit Itanium Edition 판매를 종료하고, 2010년 4월에는 서버 제품인 Windows Server에서도 향후 Itanium 지원 중단을 표명했다. 레드햇은 2009년에 차기 RHEL 6에서는 Itanium을 지원하지 않겠다고 표명했다. 오라클은 2011년 3월에 Itanium용 모든 소프트웨어 개발 종료를 발표했지만, HP는 오라클을 비판하며 Itanium용 HP-UX 개발 지속을 표명했다.[283]
Solaris의 Itanium 버전은 출시하지 않고 중단[298]。2011년 3월, 오라클은 Itanium용 모든 소프트웨어 개발을 종료를 발표[299][300]。2012년 9월, 개발 종료를 철회[286]。
2. 1. 개발 (1989-2001)
1989년, HP는 명령어 축소 집합 컴퓨터(RISC) 아키텍처의 한계를 극복하기 위한 연구를 시작했다. 이들은 사이클당 명령어를 여러 개 실행하는 데 필요한 복잡성이 크게 증가하고, 동적 데이터 종속성 검사 및 정확한 예외 처리가 필요하다는 점을 인지했다.[21][11] HP는 매우 긴 명령어 단어(VLIW) 컴퓨팅의 선구자인 밥 라우(Bob Rau)와 조쉬 피셔(Josh Fisher)를 고용했다. VLIW는 하나의 명령어 단어에 여러 개의 독립적인 명령어를 포함하여 병렬 실행을 가능하게 하는 방식이다.
HP 연구원들은 VLIW를 개선하여 명시적 병렬 명령어 컴퓨팅(EPIC)이라는 새로운 아키텍처를 개발했다. EPIC은 3개의 명령어 묶음 내/사이에서 명령어들의 독립성을 나타내는 템플릿 비트를 통해 명시적 병렬 실행을 지원하고, 프로세서의 문제 폭을 재컴파일 없이 늘릴 수 있게 했다. 또한, 조건부 연산을 통해 분기의 필요성을 줄이고, 딜레이 슬롯을 제거했다. HP는 EPIC을 PA-RISC ISA의 후속 제품인 PA-WideWord에 사용하고자 했다.[11][12]1993년 HP는 RISC와 EPIC 유형의 최상의 마이크로아키텍처 설계를 위한 내부 경쟁을 개최했고, EPIC 팀이 승리했다.[13]
1994년 6월, 인텔과 HP는 Wide Word 및 VLIW의 아이디어를 채택하는 새로운 ISA를 만들기 위한 공동 노력을 발표했다.[23] 이는 HP가 독점 마이크로프로세서 개발의 비용 효율성 문제를 해결하고, 인텔이 64비트 확장(P7)의 어려움을 극복하기 위한 전략이었다. 인텔의 존 크로포드는 HP의 PA-WideWord 아키텍처에 깊은 인상을 받았다고 회상했다.[23]
개발 과정에서 메르세드(Merced)의 출시가 여러 차례 지연되었고, 성능 저하 문제가 발생했다.
2. 2. 출시 및 시장 반응 (2001-2017)
2001년, 첫 아이테니엄 프로세서인 메르세드(Merced)가 출시되었지만, 성능은 RISC 및 CISC 프로세서에 비해 실망스러웠다.[53][54] 기존 x86 애플리케이션과 운영 체제를 실행하기 위한 에뮬레이션은 특히 형편없었으며, 2001년의 한 벤치마크에서는 이 모드에서 최대 100 MHz펜티엄과 동등한 성능을 보였다고 보고했다(당시 시장에는 1.1 GHz 펜티엄이 있었다).[212] 이러한 기대에 미치지 못하는 성능과 높은 가격으로 인해 시장에서 큰 성공을 거두지 못했다.
2002년에는 성능을 개선한 아이테니엄 2 (매킨리(Mckinley))가 출시되었지만, 여전히 경쟁 RISC 프로세서 및 x86 프로세서에 비해 성능이 부족했다. 2003년, AMD는 x86-64 아키텍처를 구현한 옵테론(Opteron) CPU를 출시하여 엔터프라이즈 서버 시장에서 빠르게 인기를 얻었다.
2006년에는 듀얼 코어 프로세서인 아이테니엄 2 9000 시리즈(몬테시토(Montecito))가 출시되었지만, 시장 상황은 이미 x86-64 프로세서 중심으로 변화하고 있었다. 2010년에는 아이테니엄 9300 시리즈(툭윌라(Tukwila))가 출시되었지만, 시장 점유율은 계속 감소했다.
2012년에는 아이테니엄 9500 시리즈(폴슨(Poulson))가 출시되었지만, 이미 시장에서는 아이테니엄의 입지가 크게 약화된 상태였다. 2017년에는 아이테니엄 9700 시리즈(키트슨(Kittson))가 출시되었으며, 인텔은 이것이 마지막 아이테니엄 칩이 될 것이라고 발표했다.[7][8]
아이테니엄은 서버 프로세서인 제온 제품군에 비해 인텔의 대량 생산 제품은 아니었다. 인텔은 생산량을 공개하지 않지만, 한 업계 분석가에 따르면 2007년 생산량은 연간 20만 개로 추정된다.[140]
가트너(Gartner Inc.)에 따르면 2007년 모든 벤더에서 판매된 아이테니엄 서버(프로세서가 아님)의 총 수는 약 55,000대였다(클러스터 서버가 단일 서버로 계산되었는지 여부는 불분명하다). 이는 417,000대의 RISC 서버(모든 RISC 벤더에 걸쳐 분포) 및 840만 대의 x86 서버와 비교된다. IDC는 2001년부터 2007년까지 총 184,000대의 아이테니엄 기반 시스템이 판매되었다고 보고한다. POWER/SPARC/아이테니엄 시스템 시장 전체를 놓고 볼 때 IDC는 POWER가 매출의 42%, SPARC가 32%를 차지했으며, 아이테니엄 기반 시스템 매출은 2008년 2분기에 26%에 달했다고 보고했다.[141] IDC 분석가에 따르면 2007년에 HP가 아이테니엄 시스템 매출의 80%를 차지했을 수 있다.[90] 가트너에 따르면 2008년에 HP가 아이테니엄 판매의 95%를 차지했다.[214] HP의 아이테니엄 시스템 판매는 2008년 말에 연간 44억달러였으며, 2009년 말까지 35억달러로 감소했다.[142] 이는 같은 기간 동안 썬(Sun)의 UNIX 시스템 매출이 35% 감소하고 IBM의 경우 11% 감소한 것과 비교되며, x86-64 서버 매출은 14% 증가했다.
2012년 12월 IDC는 아이테니엄 서버 출하량이 2016년까지 정체될 것이며, 연간 26,000대의 시스템이 출하될 것이라는 연구 보고서를 발표했다(이는 2008년 출하량에 비해 50% 이상 감소한 수치).[143]
아이테니엄은 IA-32 또는 RISC에 큰 영향을 미치지 못했고, 구형 x86 애플리케이션과의 호환성이 더 뛰어난 x86-64 시스템의 등장 이후 더욱 어려움을 겪었다.
2009년 프로세서의 역사에 관한 기사 "아이테니엄이 어떻게 컴퓨터 산업을 망쳤는가"에서 저널리스트 존 C. 드보락은 "이것은 지난 50년 동안의 가장 큰 실패 중 하나로 남아있다"고 보도했다.[213] 기술 칼럼니스트 애슐리 밴스는 지연과 성능 부족으로 "제품이 칩 산업에서 조롱거리가 되었다"고 언급했다.[214]도널드 커누스는 인터뷰에서 "아이테니엄 접근 방식은... 매우 훌륭할 것으로 예상되었지만, 소망했던 컴파일러를 쓰는 것이 기본적으로 불가능하다는 것이 밝혀졌다"고 말했다.[215]
레드햇과 마이크로소프트는 시장의 관심 부족으로 인해 운영 체제에서 아이테니엄 지원을 중단할 계획을 발표했다.[216][217] 그러나 젠투 및 데비안과 같은 다른 리눅스 배포판은 아이테니엄에서 계속 사용할 수 있다. 2011년 3월 22일, 오라클은 아이테니엄에서 HP-UX용 새로운 제품 개발을 중단할 것이라고 발표했지만, 기존 제품에 대한 지원은 계속 제공할 것이라고 밝혔다.[245] 이 발표 이후, HP는 오라클을 계약 위반으로 고소하며, 오라클이 전 HP CEO인 마크 허드를 공동 CEO로 고용한 것에 대한 합의 과정에서 부과된 조건을 위반했다고 주장했다. 즉, 오라클은 "HP가 아이테니엄 기반 서버의 판매를 중단할 때까지" 자사 소프트웨어에서 아이테니엄을 지원해야 하며,[218] 이러한 위반으로 인해 HP의 사업에 피해가 발생했다는 것이다. 2012년, 법원은 HP의 손을 들어주었고 오라클에게 아이테니엄에 대한 지원을 재개하라고 명령했다. 2016년 6월, 휴렛 팩커드 엔터프라이즈(HP의 서버 사업의 법적 후계자)는 이 소송에서 30억달러의 손해 배상을 받았다.[219][220] 오라클은 2021년 캘리포니아 항소 법원에 이 결정에 대해 항소했지만 실패했다.[221]
전 인텔 관계자는 2009년 말 아이테니엄 사업이 인텔에게 수익성을 가져다주었다고 보고했다.[222] 2009년까지 이 칩은 거의 전적으로 HP가 제조한 서버에 배치되었으며, HP는 아이테니엄 서버 시장 점유율의 95% 이상을 차지하여, 아이테니엄의 주요 운영 체제는 HP-UX였다. 2011년 3월 22일, 인텔은 여러 세대의 칩을 개발하고 있으며 일정에 맞춰 아이테니엄에 대한 약속을 재확인했다.[223]
2. 3. 단종 (2019-2021)
2019년 1월, 인텔은 아이테니엄의 수명 종료를 발표했다.[5] 2020년 1월까지 추가 주문을 받았으며, 2021년 7월에 마지막 배송을 완료했다.[5]
2020년 12월 31일, 휴렛팩커드 엔터프라이즈(HPE)는 최신 아이테니엄 i6 서버에 대한 마지막 주문을 받았다.[257]
2021년 2월, 리누스 토르발스는 리눅스의 아이테니엄 포트를 고아로 표시하며, "HPE는 더 이상 새로운 아이테니엄 하드웨어 주문을 받지 않으며 인텔은 1년 전에 주문 접수를 중단했습니다. 인텔은 여전히 2021년 7월 29일까지 공식적으로 칩을 배송하고 있지만, 실제로 그러한 주문이 있을 것 같지는 않습니다. 끝났어요, 짐."이라고 언급했다.[258] 2021년 7월 29일, 인텔은 마지막 아이테니엄 프로세서를 배송했다.[146]
2023년 11월, 아이테니엄에 대한 지원이 리눅스 커널 소스 코드에서 제거되었다.[259]
3. 아키텍처
인텔 아이테니엄 아키텍처(IA-64)는 64비트 명시적 병렬 명령어 컴퓨팅(EPIC) 아키텍처이다. 기본 데이터 워드는 64비트이며, 바이트 단위 접근이 가능한 바이트 주소 지정을 지원한다. 논리 주소 범위는 264 바이트이다. 이 아키텍처는 예측 실행(predication), 투기적 실행(speculation), 분기 예측을 지원하며, 하드웨어 레지스터 재명명을 사용한다.
아키텍처는 128개의 정수 레지스터, 128개의 부동소수점 레지스터, 64개의 1비트 예측 레지스터, 8개의 분기 레지스터를 갖추고 있다. 부동소수점 레지스터는 82비트 폭으로 중간 결과를 정확하게 보존한다.
2002년부터 2006년까지 아이테니엄 2 프로세서는 공통 캐시 계층 구조를 공유했다. 16KiB L1 명령어 캐시, 16KiB L1 데이터 캐시, 256KiB 통합 L2 캐시, 그리고 1.5MiB에서 24MiB 사이의 통합 L3 캐시를 가졌다. 256KiB L2 캐시는 산술 논리 장치(ALU)를 방해하지 않고 세마포어 연산을 처리할 수 있는 회로를 포함한다.[304]
주 메모리는 버스를 통해 접근하며, 이 버스는 '맥킨리 버스' 또는 '아이테니엄 버스'로 불린다. 버스 속도는 프로세서 출시에 따라 지속적으로 향상되었으며, 클럭 주기당 2x128비트 전송을 지원한다.
2006년 몬테시토는 다음과 같은 마이크로아키텍처 개선을 이루었다.
하드웨어 멀티스레딩: 각 프로세서 코어는 두 개의 스레드 실행을 위한 콘텍스트를 가진다. 이를 "굵은 멀티스레딩"이라 칭한다.
가상화 하드웨어 지원: 인텔 가상화 기술(VT-i)을 추가하여 여러 운영체제의 동시 실행을 지원한다.
캐시 개선: 1MiB L2 명령어 캐시, 256KiB L2 데이터 캐시, 최대 12MiB L3 캐시로 분리 및 확장하고, 인텔 캐시 안전 기술로 데이터 오류를 최소화한다.[304]
Itanium에서 Itanium 2로의 마이크로 아키텍처상의 변경점은 정수 연산 & 메모리 유닛이 2개에서 4개로 확장(정수 연산 전용 유닛은 별도로 2개 있음), 명령어 발행 조합을 증대, 파이프라인 단수를 10단에서 8단으로 변경한 것 등이다.
Montecito 이전 CPU에서는 IA-32를 처리하는 하드웨어 디코더가 탑재되어 있었다. 이 기능은 Windows Itanium Edition에서의 Win32 에뮬레이션 레이어에서 사용되었었다. Montecito부터는 하드웨어 디코더가 삭제되고, EFI에서 IA-32 에뮬레이터가 로드되게 되었다.
3. 1. 명령어 실행
각 128비트 명령어 워드는 3개의 명령어를 포함한다. 프로세서는 컴파일러가 최적화를 통해 최대 성능을 발휘하도록 하면 클럭 주기당 최대 6개의 명령어를 실행할 수 있다.[304] 프로세서는 11개의 그룹에 총 30개의 기능 실행부를 가지고 있다.[304] 각 유닛은 특정 명령어 집합의 부분집합을 실행할 수 있으며, 데이터 종속성으로 인한 지연이 없는 한 단위 주기당 하나의 명령어 실행 속도를 갖는다.[304] 그룹 내 모든 유닛이 명령어 집합의 부분집합과 정확히 일치하지는 않지만, 공통 명령어는 여러 유닛에서 실행될 수 있다.[304]
6개의 멀티미디어 부, 2개의 병렬 시프트 유닛, 1개의 병렬 곱셈 유닛, 1개의 population count 유닛
실수 연산
2개의 실수 연산 곱셈-누산기, 2개의 SIMD 실수 연산 곱셈-누산기 부 (각각 2개의 32비트 연산 처리)[306]
분기
3개의 분기 유닛
컴파일러는 명령어들을 동시에 실행 가능한 6개 집합으로 그룹화한다.[304] 부동소수점 유닛은 곱셈과 누산을 동시에 실행할 수 있어, 곱셈 후 덧셈이 필요한 경우(이는 과학 계산에서 매우 일반적이다) 하나의 부동소수점 명령어로 두 연산을 한 번에 처리하여 성능을 크게 향상시킨다.[304] 이 경우 프로세서는 주기당 4개의 FLOPs를 처리할 수 있다.[304] 예를 들어, 800MHz 아이테니엄 프로세서는 이론상 3.2GFlops의 성능을, 1.67GHz 아이테니엄 2는 6.67GFlops의 이론상 성능을 갖는다.[304]
3. 2. 메모리 아키텍처
2002년부터 2006년까지 아이테니엄2 프로세서는 공통의 캐시 계층 구조를 공유했다. 1차 캐시는 명령어와 데이터용으로 분리되어 있으며, 16KiB의 1차 명령어 캐시와 16KiB의 1차 데이터 캐시를 가지고 있다. 2차 캐시는 명령어와 데이터용 공통의 통합 캐시로서 256KiB의 크기이다. 3차 캐시도 역시 공통의 통합 캐시이지만 그 크기는 1.5MiB에서부터 24MiB로 다양하다. 256KiB의 2차 캐시는 주 산술 논리 장치(ALU)를 방해하지 않고 세마포어 연산을 처리할 수 있는 충분한 회로를 포함하고 있다.[304]
주 메모리는 버스를 통해 별도 칩으로 접근할 수 있다. 아이테니엄 2 버스는 초기에 맥킨리 버스라 불리었지만, 일반적으로 아이테니엄 버스라 통칭된다. 버스의 속도는 새로운 프로세서가 출시될 때마다 지속적으로 빨라졌으며 버스 전송은 단위 클럭 주기당 2x128비트이다. 따라서 200MHz 맥킨리 버스의 전송 속도는 6.4GiB/s이며 533MHz 몬테시토 버스 전송속도는 17.056 GiB/s이다.[307]
3. 3. 아키텍처 변경
2006년 이전에 출시된 아이테니엄 프로세서는 IA-32 아키텍처를 하드웨어적으로 구현하여 기존의 32비트 서버 애플리케이션을 지원했다. 그러나 IA-32 코드의 성능은 아이테니엄 프로세서의 64비트뿐만 아니라 그 당시의 x86 프로세서보다 뒤떨어졌다. 2005년에 인텔은 IA-32 실행 계층( IA-32 Execution Layer,IA-32 EL영어)을 개발하였다. 이것은 더 나은 성능을 제공하는 소프트웨어 에뮬레이션이다. 따라서 인텔은 몬테시토부터 IA-32 코드의 하드웨어적인 지원을 하지 않았다.[304]
인텔은 2006년 출시된 몬테시토에서 기본적인 프로세서의 마이크로아키텍처 향상을 이루었다.
하드웨어 멀티스레딩: 각 프로세서 코어는 두 개의 실행 스레드를 위한 콘텍스트를 가진다. 하나의 스레드가 메모리 접근을 위해 대기하고 있을 때, 다른 스레드는 실행을 할 수 있다. 인텔은 이것을 x86과 x86-64 마이크로프로세서에서 지원하는 하이퍼 스레딩과 구분을 하기 위해서 “굵은 멀티스레딩”(coarse multithreading)이라고 불렀다. 굵은 멀티스레딩은 인텔 아이테니엄 아키텍처와 조화를 잘 이루어서 좋은 성능 향상을 가져왔다.
가상화를 위한 하드웨어 지원: 인텔은 가상화의 핵심 기능들을 하드웨어적으로 지원하는 인텔 가상화 기술(인텔 VT-i)를 추가하였다. 가상화는 소프트웨어 “하이퍼바이저”가 프로세서 위에서 여러 운영 체제가 동시에 동작할 수 있도록 한다.
캐시 향상: 몬테시토는 이전의 공용 L2 캐시를 명령어만을 위한 1MiB L2 캐시와 데이터 전용 256KiB L2 캐시로 분리하였다. 몬테시토는 최대 12MiB의 공통 L3 캐시를 지원한다. 또한 캐시 안정성 향상을 위한 기술로 인텔 캐시 안전 기술(Intel Cache Safe Technology영어)을 지원하여 캐시에서 발생할 수 있는 데이터 오류를 최소화할 수 있다.[304]
Itanium에서 Itanium 2로의 마이크로 아키텍처상의 변경점은 정수 연산 & 메모리 유닛이 2개에서 4개로 확장(정수 연산 전용 유닛은 별도로 2개 있음), 명령어 발행 조합을 증대시킨, 파이프라인 단수를 10단에서 8단으로 변경한 것 등이다.
Montecito 이전 CPU에서는 IA-32를 처리하는 하드웨어 디코더가 탑재되어 있었다. 이 기능은 Windows Itanium Edition에서의 Win32 에뮬레이션 레이어에서 사용되었었다(Itanium으로 이식되지 않은 프로그램, OCX, DLL 실행에 필수적이며, 특히 ActiveX에 대한 하위 호환성은 중대한 과제였다). Montecito부터는 하드웨어 디코더가 삭제되고, EFI에서 IA-32 에뮬레이터가 로드되게 되었다.
아이테니엄 프로세서는 그 성능이 계속 발전해 왔다. 초기 모델인 머시드는 개념 증명 단계였지만, 맥킨리는 메모리 구조를 크게 개선하여 경쟁력을 확보했다. 매디슨은 130nm 공정 기술 도입과 캐시 크기 확장을 통해 성능 병목 현상을 해결했다. 몬테시토는 90nm 공정 기술과 듀얼 코어 도입으로 단위 전력당 성능을 크게 향상시켰다. 몬트베일은 코어 수준 락스텝, 요구 기반 스위칭(DBS), 667MHz 프론트 사이드 버스(FSB) 등의 기능을 추가했다.[302][303]
인텔은 아이테니엄 명령어 집합과 마이크로아키텍처에 대한 상세 정보를 공개하고 있으며,[304] 기술 개요도 제공한다. 아키텍처 명칭은 여러 번 변경되었는데, HP는 PA-WideWord, 인텔은 IA-64, 아이테니엄 프로세서 아키텍처(IPA) 등으로 불렀으나, 최종적으로 인텔 아이테니엄 아키텍처로 명명되었다.[305] 일반적으로 IA-64라고도 불린다.
인텔 아이테니엄 아키텍처는 64비트 병렬 아키텍처로, 기본 데이터 워드는 64비트이며, 바이트 단위 주소 지정을 지원한다. 논리 주소 범위는 264 바이트이다. predication speculation과 분기 예측을 지원하며, 하드웨어 레지스터 재명명을 사용한다. 루프 병렬 실행에도 동일한 방법이 사용된다. Speculation, 예측, predication, 재명명은 컴파일러에 의해 제어되며, 각 명령어 워드에 추가 비트가 할당된다.
아키텍처는 128개의 정수 레지스터, 128개의 부동소수점 레지스터, 64개의 1비트 예측 레지스터, 8개의 분기 레지스터를 갖추고 있다. 부동소수점 레지스터는 82비트 길이로 중간 결과를 정밀하게 보존한다.
2001년 5월 29일에 발표되었다. 180 nm 공정으로 제조되었으며, 동작 주파수는 최대 800 MHz였다. 패키지 내부에 외부 3차 캐시로 2MB 또는 4MB를 선택할 수 있었다. 가격은 1,200 - 4,000 US 달러였다. 그러나 그 성능은 업계를 만족시키지 못했다. 이는 당초 1999년 출시를 목표로 했지만, 거듭된 연기로 설계 사양이 2년 늦어진 것도 컸다. IA-64 모드에서는 같은 클럭 주파수의 x86과 비교하여 약간 성능이 좋은 정도였으며, 에뮬레이션으로 IA-32 코드를 실행하면 매우 낮은 성능밖에 나오지 않았다(동일 클럭 주파수의 x86의 1/8). 치열한 시장 경쟁으로 인해 동시기의 x86 프로세서는 1.7GHz를 넘어서면서 플랫폼 또한 구식화되었다.
2002년 7월 8일에 발표되었다. 0.18μm 공정으로 제조된 1세대 Itanium 2이다. IA-64 명령 세트에 branchlong 명령이 추가되고, 실행 유닛이 4개에서 6개로 증가했으며, 캐시 주변이 재설계되는 등 성능이 최대 2배 향상되었지만, 그 혜택을 받기 위해서는 Itanium 2에 맞춰 재컴파일해야 한다. 또한 IA-32 성능도 크게 개선되었지만, 동시기의 x86 프로세서의 성능에는 미치지 못하여, Mckinley에서의 x86 코드 실행 속도는 클럭 주파수가 2/3인 펜티엄 II와 동등하다. 개발 초기 단계에서는 Flagstaff (플래그스태프)라는 이름으로 개발되었다.
2003년 6월 말에 출시된 0.13μm 공정으로 제조된 2세대 Itanium 2이다. 다이 크기는 374mm2이다. 소비 전력은 Mckinley와 동일하게 130W이다. 발표 당시에는 3차 캐시를 최대 6MB 탑재한 제품이 출하되었지만, 이후 최대 9MB 탑재 제품(Madison-9M)이 발표되었다. 2005년에는 FSB가 667MHz인 제품이 발표되었다. 최신 제품은 SPECfp에서 2,801을 기록했다(히타치 제작소의 Computing blade).
휴렛 팩커드(HP)가 mx2 듀얼 프로세서 모듈로 2003년에 발표하고 2004년부터 출하한, Itanium 2를 재활용한 프로세서. 두 개의 Madison 코어와 32MB의 L4 캐시를 일반 Itanium 2와 같은 크기로 패키지화한 것이다. HP만이 판매하고 있으며, 최근에는 1.1GHz에 각 코어에 4MB의 L3 캐시를 탑재한 것을 사용하고 있다.
;Fanwood
2004년에 등장한 2CPU까지의 SMP를 지원하는 Madison(Deerfield)의 파생 제품이다. 일반 전압 버전에서는 FSB 클럭이 533MHz로 향상되었다.
2개의 프로세서와 칩셋이 동일한 버스에 탑재된 3 로드 버스를 통해, 엔터프라이즈 및 고성능 컴퓨팅 (HPC) 사용에서 뛰어난 능력을 발휘한다. 또한, 서버 사용량이 적을 때 소비 전력을 줄이는 "데만드 베이스 스위칭"(DBS) 기능을 통해 에너지 비용 절감에 기여한다.
2008년 1분기부터는 코어 레벨 록스텝 기능이 있는 모델이 출하되었다. 이 기능은 프로세서 코어 내에서 발생하는 오류를 감지하여 데이터의 완전성과 애플리케이션의 신뢰성을 향상시킨다.
대응 소켓: PAC611
Montvale
형식
CPU
TDP (W)
FSB (MHz)
코어 수 (스레드 수)
클럭 (GHz)
캐시 (MB)
L2
L3
9152M
2 (4)
1.66
2.5
24
104
667
9150M
9150N
1.6
533
9140M
1.66
18
667
9140N
1.6
533
9120N
1.42
12
9130M
2 (2)
1.66
8
667
9110N
1 (1)
1.6
1.25
12
75
533
4. 1. 4. 아이테니엄 9100 시리즈
Itanium 9050
몬트베일(Montvale)은 몬테시토를 개선한 버전으로, 2007년 10월 31일에 출시되었다. 정식 명칭은 듀얼 코어 아이테니엄 프로세서 9100번대이다.
90 nm 제조 공정, 최대 1.66 GHz 클럭, 667 MHz FSB를 갖추고, 104W 이하의 소비 전력으로 동작한다. 2개의 프로세서와 칩셋이 동일한 버스에 탑재된 3 로드 버스를 통해, 엔터프라이즈 및 고성능 컴퓨팅 (HPC) 환경에서 뛰어난 성능을 발휘한다.
또한, 서버 사용량이 적을 때 소비 전력을 줄이는 "요구 기반 스위칭(DBS)" 기능을 통해 에너지 절감에 기여한다.
2008년 1분기부터는 코어 레벨 락스텝 기능을 갖춘 모델이 출시되어, 프로세서 코어 내 오류를 감지하고 데이터 무결성과 애플리케이션 신뢰성을 향상시킨다.[302][303]
2001년에 출시된 머시드, 2002년에 출시된 맥킨리, 2003년에 출시된 매디슨, 2006년에 출시된 몬테시토, 2007년 10월 31일에 출시된 몬트베일까지는 아이테니엄 2 9000 계열이었다. 아이테니엄 9300 계열은 2010년 2월 8일에 출시되었으며, 코드명은 투킬라이다. 65 nm 공정으로 제조되었으며, 1.33-1.73 GHz의 클럭 속도를 가진다. L2 캐시는 256 KiB (데이터) + 512 KiB (명령어)이며, L3 캐시는 10-24 MB이다. 4.8 GT/s QPI를 사용하며, 1개의 다이에 2-4개의 코어를 가진다. 소비 전력은 130-185W이다. 투킬라는 FSB를 대체하는 새로운 점대점 프로세서 상호연결버스인 QPI를 사용하며, 인텔 터보 부스트 기술을 지원한다.[302][303]
폴슨(Poulson)은 2012년 11월 8일에 아이테니엄 9500 시리즈로 출시되었다. 투킬라 프로세서의 후속 모델이다.[108][118][119] 32나노미터 공정기술을 사용하며, 8코어, 12-와이드 이슈 아키텍처, 멀티스레딩 향상 및 가상화에서의 병렬 처리를 위한 새로운 명령어들을 지원한다.[309][310] 특히, 인텔 명령 재생 기술을 통해 복원력이 개선되었다.[116][117]
폴슨은 544 mm²의 다이 크기에 31억 개의 트랜지스터를 집적했으며, L3 캐시는 32 MB, L2 캐시는 코어당 6 MB (512 KiB 명령어 캐시 + 256 KiB 데이터 캐시)이다.[120][121][122]
아이테니엄 9500 시리즈의 모델은 다음과 같다:[123][126]
프로세서 번호
주파수
캐시
9520
1.73 GHz
20 MB
9540
2.13 GHz
24 MB
9550
2.40 GHz
32 MB
9560
2.53 GHz
32 MB
4. 1. 7. 아이테니엄 9700 시리즈
아이테니엄 9700 시리즈는 폴슨에서 마이크로아키텍처를 개선하지 않았다.[136][8] 9700 시리즈는 형식적으로는 다른 스테핑을 가지고 있지만, 9500 시리즈와 기능적으로 동일하며, 동일한 버그를 가지고 있다. 유일한 차이점은 9760 및 9750의 주파수가 각각 9560 및 9550보다 133MHz 더 높다는 것이다.[137][138]
인텔은 9700 시리즈가 마지막 아이테니엄 칩이 될 것이라고 발표했다.[7][8]
프로세서 번호
코어
스레드
주파수
캐시
9720
4
8
1.73 GHz
20 MB
9740
8
16
2.13 GHz
24 MB
9750
4
8
2.53 GHz
32 MB
9760
8
16
2.66 GHz
32 MB
5. 시장 점유율 및 경쟁
아이테니엄은 인텔의 제온 제품군에 비해 대량 생산되지 않았다. 인텔은 생산량을 공개하지 않았지만, 2007년 생산량은 연간 20만 개로 추정된다.[140]
가트너(Gartner Inc.)에 따르면, 2007년 모든 벤더에서 판매된 아이테니엄 서버(프로세서가 아님)의 총 수는 약 55,000대였다. 이는 417,000대의 RISC 서버 및 840만 대의 x86 서버와 비교된다. IDC는 2001년부터 2007년까지 총 184,000대의 아이테니엄 기반 시스템이 판매되었다고 보고한다. 2008년 2분기, IDC는 POWER가 매출의 42%, SPARC가 32%를 차지했으며, 아이테니엄 기반 시스템 매출은 26%에 달했다고 보고했다.[141] IDC 분석가에 따르면 2007년에 HP가 아이테니엄 시스템 매출의 80%를 차지했을 수 있다.[90] 가트너에 따르면 2008년에는 HP가 아이테니엄 판매의 95%를 차지했다.[214] HP의 아이테니엄 시스템 판매는 2008년 말에 연간 44억달러였으며, 2009년 말까지 35억달러로 감소했다.[142] 이는 같은 기간 동안 썬(Sun)의 UNIX 시스템 매출이 35% 감소하고 IBM의 경우 11% 감소한 것과 비교되며, x86-64 서버 매출은 14% 증가했다.
2012년 12월 IDC는 아이테니엄 서버 출하량이 2016년까지 정체될 것이며, 연간 26,000대의 시스템이 출하될 것이라는 연구 보고서를 발표했다(이는 2008년 출하량에 비해 50% 이상 감소한 수치).[143]
마이크로 프로세서의 다양한 제품군이 TOP500 슈퍼컴퓨터(1993–2019) 순위 목록에서 차지하는 비율
아이테니엄은 엔터프라이즈 서버 및 고성능 컴퓨팅 (HPC) 시장을 목표로 했다. 다른 엔터프라이즈 및 HPC 중심 프로세서 라인에는 오라클과 후지쯔의 SPARC 프로세서, 그리고 IBM의 파워 마이크로프로세서가 있다. 판매량으로 측정했을 때, 아이테니엄의 가장 심각한 경쟁 상대는 인텔 자체의 제온 라인과 AMD의 옵테론 라인을 포함한 x86-64 프로세서였다. 2009년 이후 대부분의 서버는 x86-64 프로세서와 함께 출하되었다.[142]
2005년 아이테니엄 시스템은 HPC 시스템 매출의 약 14%를 차지했지만, 업계가 이 애플리케이션에 대해 x86-64 클러스터로 전환하면서 그 비율은 감소했다.[205]
RHEL 6부터 지원 중단, RHEL 5는 2017년까지 지원, 다른 플랫폼은 2020년 11월 30일까지 지원
SUSE 리눅스 엔터프라이즈 서버 11
2019년까지 지원, 다른 플랫폼의 경우 2022년까지 지원
레드햇은 2009년에 엔터프라이즈 리눅스 6에서 아이테니엄 지원을 중단했다.[189]우분투 10.10은 아이테니엄 지원을 중단했다.[190] 2021년, 리누스 토르발스는 아이테니엄 코드를 고아 상태로 표시하며, "그건 죽었어, 짐."[191][192]이라고 언급했다. 리눅스 6.7에서 아이테니엄 지원이 제거되었다.[193][194]
윈도우 서버 2008 R2 (아이테니엄 프로세서를 지원하는 마지막 윈도우 버전, 2020년 1월 14일 지원 종료)[296]
에뮬레이션은 컴퓨터가 다른 유형의 컴퓨터용으로 컴파일된 바이너리 코드를 실행할 수 있게 해주는 기술이다. IRIX/MIPS 및 Solaris/SPARC용 애플리케이션 바이너리 소프트웨어는 "동적 바이너리 변환"이라는 유형의 에뮬레이션을 통해 리눅스/아이테니엄에서 실행될 수 있었다. HP는 에뮬레이션을 통해 Itanium/HP-UX에서 PA-RISC/HP-UX를 실행하는 방법을 구현했다. 아이테니엄 프로세서는 또한 Groupe Bull의 메인프레임 환경 GCOS와 여러 x86 운영 체제를 명령어 집합 시뮬레이터를 통해 실행할 수 있다.[182]
7. 비판
아이테니엄은 처음 출시되었을 때부터 여러 비판을 받았다. 가장 큰 문제는 성능이었다. 1999년 출시가 예정되어 있었으나, 개발이 지연되어 2001년에야 출시된 아이테니엄(코드명 Merced)은 경쟁사 RISC 프로세서는 물론이고, 인텔의 제온 프로세서와 비교해도 가격 대비 성능이 낮았다.[4] 게다가 지원하는 하드웨어와 소프트웨어가 부족했고, x86 에뮬레이션 속도도 느려서 널리 보급되지 못했다.[4]
아이테니엄 설계에도 문제가 있었다. 3차 캐시의 지연 시간(레이턴시)이 너무 길어 캐시가 느려졌고, 주 기억 장치 인터페이스와 거의 차이가 없었다.[13] 1차 및 2차 캐시가 작아서 시스템 버스에 부하가 커졌으며, IA-64 코드는 x86 코드보다 크기가 커서 캐시에 저장할 수 있는 명령어 수가 적었다.[13] 멀티 프로세서를 염두에 두고 설계했지만, 버스가 느렸고 클럭 주파수도 애슬론 등 경쟁 프로세서보다 낮았다.[13]
결과적으로 아이테니엄은 개발이 늦어지면서 출시 시점에는 이미 시대에 뒤떨어진 기술이 되고 말았다.[14]
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
