맨위로가기

IA-64

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

IA-64는 인텔과 HP가 공동 개발하여 2001년에 출시한 64비트 마이크로프로세서 아키텍처이다. 이 아키텍처는 초장 명령어(VLIW) 설계를 기반으로 하며, 서버, 워크스테이션, 고급 데스크톱 시장을 목표로 했다. IA-64는 64비트 레지스터와 명시적 병렬 명령어 컴퓨팅(EPIC)을 특징으로 하며, 여러 운영 체제를 지원했다. 그러나 AMD의 64비트 x86 아키텍처의 등장과 아키텍처 구현의 어려움, IA-32 코드 호환성 문제 등으로 인해 쇠퇴하여 2021년 7월 최종 출하를 끝으로 단종되었다.

더 읽어볼만한 페이지

  • 64비트 컴퓨터 - 아이테니엄
    아이테니엄은 인텔과 HP가 공동 개발한 IA-64 아키텍처 기반의 64비트 마이크로프로세서로, 엔터프라이즈 서버 및 고성능 컴퓨팅 시장을 목표로 했으나 x86-64 아키텍처의 부상과 여러 문제로 2021년 단종되었다.
  • 64비트 컴퓨터 - DEC 알파
    DEC 알파는 디지털 이큅먼트 코퍼레이션에서 개발한 64비트 RISC 명령어 집합 아키텍처로, VAX 아키텍처를 대체하고 고성능 컴퓨팅을 목표로 설계되었으나, 인텔에 매각된 후 아이테니엄 아키텍처로 전환되며 폐지되었다.
  • 명령어 집합 구조 - ARM 아키텍처
    ARM 아키텍처는 저전력 설계로 모바일 기기에서 널리 쓰이는 RISC 기반 프로세서 아키텍처로서, IP 코어 라이선스 모델과 ARM Flexible Access를 통해 다양한 분야로 확장되고 있다.
  • 명령어 집합 구조 - PA-RISC
    PA-RISC는 휴렛 팩커드에서 개발한 RISC 기반 명령어 집합 아키텍처로, HP 서버 및 워크스테이션에 사용되었으며 대용량 L1 캐시와 SIMD 명령어 확장 등의 특징을 가졌으나 아이테니엄 아키텍처로의 전환으로 단종되었다.
  • 인텔의 마이크로프로세서 - 인텔 80386
    인텔 80386은 1985년 출시된 x86 아키텍처의 32비트 마이크로프로세서로, 온칩 메모리 관리 장치, 3단계 파이프라인, 세 가지 동작 모드를 제공하며, 개인용 컴퓨터와 임베디드 시스템에 널리 사용되었지만 현재는 생산 및 지원이 중단되었고, 32비트 명령어 집합은 현대 x86 아키텍처의 기반이 되었다.
  • 인텔의 마이크로프로세서 - 인텔 4004
    인텔 4004는 1971년 인텔에서 출시된 세계 최초의 상용 마이크로프로세서 중 하나이며, 4비트 아키텍처를 기반으로 계산기 라인에 탑재하기 위해 개발되었고, 컴퓨터 소형화와 개인용 컴퓨터 시대에 기여했다.
IA-64
기본 정보
인텔 아이테니엄 아키텍처 로고
인텔 아이테니엄 아키텍처 로고
설계EPIC
종류로드-스토어
인코딩고정
분기조건 레지스터
엔디안선택 가능
GPR128 (64비트 + 1 트랩 비트; 32개는 정적, 96개는 레지스터 윈도우 사용)
FPR128
비트64비트
소개2001년
설계자HP 및 인텔

2. 역사

인텔 아이테니엄 아키텍처


IA-64의 정식 명칭은 "Intel Architecture 64"이며, 인텔의 전략적인 측면을 강조하는 용어이다. x86 기반 64비트화인 Intel 64 등이 주류가 되면서, 인텔 자료에서도 "IA-64" 용어는 줄어들고 있으며, 아이테니엄 2 등의 설명도 "EPIC 아키텍처를 채용한" 등 개별 기술명이 사용되고 있다.

인텔은 1990년대에 x86 기반 32비트 개인용 컴퓨터 시장의 주류였지만, 64비트 서버 시장은 RISC 진영(SPARC, MIPS, PA-RISC, POWER 등)에 점령당해 있었다. 32비트 시장에서도 AMD, Cyrix 등 호환 프로세서 제조업체의 공세를 받고 있었다.

인텔은 휴렛 팩커드(HP)와 제휴하여 HP의 '''VLIW''' 기술(후에 개량된 '''EPIC 아키텍처''')을 채택한 IA-64의 공동 개발을 발표했다. 기존의 32비트 x86 아키텍처를 '''IA-32'''라고 칭하고, 장기적으로 IA-64로 대체될 것이라고 했다. HP는 IA-64를 PA-RISC(HP-UX 구동 CPU)의 후계자로 간주했다.

이 제휴의 목적은 인텔에게는 상위 서버 시장 진출과 호환 프로세서 제조업체 견제, Windows NT에서 RISC (MIPS, Alpha, PowerPC)도 지원했던 마이크로소프트에 대한 견제였다. HP에게는 차세대 프로세서 개발 비용 분담과 사실상의 업계 표준을 노리는 데 있었다. PC 시장의 인텔 독점 상태가 서버 시장에도 영향을 미칠 것이라는 예상에 업계는 충격을 받았다. IA-64는 기존 IA-32와 호환성이 없는 점(단, 에뮬레이션만 가능) 역시 광범위하게 논의되었다.

IA-64는 아이테니엄 개발 지연과 성능 저하, HP (및 HP와 제휴한 NEC, 히타치 제작소) 외의 채용 업체 부족, 자체 외 OS 지원 부족, 경쟁 프로세서 (SPARC, POWER 등)의 성능 향상, x64 (AMD64, Intel 64)의 보급으로 어려움을 겪었다. 2005년 9월 델은 IA-64에서 철수했고, IBM 역시 2005년 이후 거의 채용하지 않았다.

IA-64는 현재 HP (및 HP와 제휴한 NEC, 히타치 제작소)의 PA-RISC 후계, 레지스터 수가 많아 에뮬레이션을 통한 다른 아키텍처로부터의 이행이 용이하다는 점 등의 이유로 일부 무정지 컴퓨터 (HP Integrity NonStop 등)나 OpenVMS, 메인프레임 및 오피스 컴퓨터 (후지쯔, NEC, Bull 등)의 대체 프로세서를 중심으로 사용되고 있다.

  • 1994년 인텔과 HP가 IA-64 공동 개발 발표[2]
  • 1999년 인텔과 HP가 IA-64 상세 내용 발표, 인텔, 프로세서 공식 이름을 ''아이테니엄(Itanium)''으로 발표.[13]
  • 2001년 아이테니엄 출시

2. 1. 개발

1989년 휴렛 팩커드(HP)는 축소 명령 집합 컴퓨터(RISC) 아키텍처가 사이클당 1개의 명령어 처리 한계에 접근하고 있다는 점을 우려하기 시작했다. 인텔과 HP 연구원들은 미래 설계를 위한 컴퓨터 아키텍처 옵션을 탐색해 왔으며, 1980년대 초 예일 대학교의 연구에서 나온 초장 명령어(VLIW)라고 알려진 새로운 개념을 별도로 조사하기 시작했다.[2][3]

VLIW는 RISC 및 복합 명령 집합 컴퓨터(CISC)와 같은 컴퓨터 아키텍처 개념으로, 하나의 명령어 워드에 여러 개의 명령어를 포함하여 프로세서가 각 클럭 사이클에서 여러 개의 명령어를 실행할 수 있도록 설계되었다.

이 시기에 HP는 개별적인 엔터프라이즈 시스템 회사가 독점적인 마이크로프로세서를 개발하는 것이 더 이상 비용 효율적이지 않다고 판단했다. 인텔은 또한 x86 ISA를 넘어 고성능 엔터프라이즈 서버 및 고성능 컴퓨팅(HPC) 요구 사항을 충족하기 위해 여러 아키텍처 옵션을 연구하고 있었다.

1994년 인텔과 HP는 IA-64 ISA를 개발하기 위해 파트너십을 맺고, 인텔이 명시적 병렬 명령어 컴퓨팅(EPIC)이라고 명명한 VLIW 설계 개념의 변형을 사용했다. 인텔의 목표는 HP가 초기 VLIW 작업을 통해 개발한 전문 지식과 자사의 전문 지식을 활용하여 고성능 시스템을 목표로 하는 대량 제품 라인을 개발하여 모든 주문자 상표 부착 생산(OEM) 업체에 판매하는 것이었고, HP는 인텔의 대량 생산 및 최신 공정 기술을 사용하여 제작된 기존 프로세서를 구매하여 자사의 PA-RISC 프로세서보다 성능을 향상시키기를 원했다.

인텔은 설계 및 상용화 프로세스를 주도했고, HP는 ISA 정의, Merced/Itanium 마이크로아키텍처, Itanium 2에 기여했다. 최초의 Itanium 제품군인 Merced를 출시하려는 원래 목표 연도는 1998년이었다.[2]

2. 2. 마케팅 및 출시

인텔은 IA-64를 서버, 워크스테이션, 고급 데스크톱 시장을 지배할 아키텍처로 적극적으로 마케팅했다. 업계 분석가들은 IA-64가 모든 범용 애플리케이션에서 RISC 및 CISC 아키텍처를 대체할 것이라고 예측했다.[4][5] 컴팩과 실리콘 그래픽스는 IA-64로 마이그레이션하기 위해 각각 DEC 알파와 MIPS 아키텍처의 추가 개발을 포기했다.[6]

1997년, IA-64 아키텍처와 컴파일러 구현의 어려움으로 인해 아이테니엄(Itanium) 출시는 지연되기 시작했다.[7] 아이테니엄은 최초의 EPIC 프로세서였기 때문에 개발 과정에서 예상치 못한 문제에 직면했고, EPIC 개념은 이전에 구현된 적이 없는 컴파일러 기능에 의존했기 때문에 더 많은 연구가 필요했다.[8]

1999년, 인텔은 프로세서의 공식 이름을 ''아이테니엄(Itanium)''으로 발표했다.[13] 얼마 지나지 않아 유즈넷 뉴스 그룹에서 ''아이타닉(Itanic)''이라는 이름이 만들어졌는데, 이는 1912년 처녀 항해에서 침몰한 "침몰하지 않는" 대양 정기선 ''타이타닉(Titanic)''호의 말장난이었다.[14]

1999년 10월 5일, AMD는 x86 아키텍처의 64비트 확장인 x86-64 (AMD64)를 발표하며, IA-64에 대한 대안을 제시했다.[15] AMD의 AMD64 아키텍처 확장은 기존 x86 코드를 지원하면서 64비트 컴퓨팅 기능을 추가하는 진화적인 방법이었다.

2000년대 초, 대한민국에서는 삼성전자, 현대전자 등 주요 IT 기업들이 아이테니엄 기반 서버 시스템 개발 및 도입에 참여하였다.

2. 3. 쇠퇴 및 단종

Itanium은 개발 지연, 성능 문제, 그리고 x86-64 아키텍처 (AMD64, Intel 64)의 부상으로 인해 시장에서 어려움을 겪었다.[14] 2005년 9월, 델은 IA-64 지원 중단을 발표했고,[15] IBM 또한 2005년 이후 IA-64를 거의 채용하지 않았다.

2019년 1월, 인텔은 Itanium 프로세서 (코드명 Kittson)의 단종을 발표했으며, 최종 주문은 2020년 1월, 최종 출하는 2021년 7월이었다.[17][18] 2023년 11월, 리눅스 커널에서 IA-64 지원이 제거되었다.[19][20][21]

3. 아키텍처

IA-64는 64비트 레지스터를 풍부하게 갖춘 명시적 병렬 아키텍처이다. 기본 데이터 워드는 64비트이며, 바이트 단위 주소 지정이 가능하다. 논리 주소 공간은 264 바이트이다. 이 아키텍처는 예측, 추측, 분기 예측을 구현한다. 매개변수 전달을 위해 가변 크기의 레지스터 윈도를 사용하며, 루프의 병렬 실행에도 같은 메커니즘이 사용된다. 컴파일러는 추측, 예측, 술어, 이름 바꾸기를 제어하며, 각 명령어 워드에는 이를 위한 추가 비트가 포함되어 있다.[25][26][27]

3. 1. 레지스터

IA-64 아키텍처는 많은 수의 레지스터를 구현한다.[25][26][27]

  • 일반 정수 레지스터: 128개의 64비트 레지스터(`gr0` - `gr127`)로 구성되며, 추측 실행을 위한 "NaT" 비트가 추가되어 있다. 32개(`gr0` - `gr31`)는 정적으로 사용되고, 나머지 96개(`gr32` - `gr127`)는 가변 크기의 레지스터 윈도를 통해 스택되거나 파이프라인 루프를 위해 회전된다. `gr0`은 항상 0을 읽는다.
  • 부동 소수점 레지스터: 128개의 82비트 레지스터(`fr0` - `fr127`)로 구성된다. 중간 결과의 정밀도를 유지하기 위해 82비트 길이를 가진다. 정수 레지스터의 "NaT" 비트 대신 "NaTVal" 값을 사용한다. 32개(`fr0` - `fr31`)는 정적으로 사용되고, 나머지 96개(`fr32` - `fr127`)는 윈도잉 또는 회전 레지스터로 사용된다. `fr0`은 항상 +0.0을, `fr1`은 항상 +1.0을 읽는다.
  • 술어 레지스터: 64개의 1비트 레지스터(`pr0` - `pr63`)로 구성된다. 16개(`pr0` - `pr15`)는 정적으로 사용되고, 나머지 48개(`pr16` - `pr63`)는 윈도잉 또는 회전 레지스터로 사용된다. `pr0`은 항상 1(true)을 읽는다.
  • 분기 레지스터: 간접 점프 주소를 저장하는 8개의 레지스터(`br0` - `br7`)로 구성된다. `br0`은 함수가 `br.call`로 호출될 때 반환 주소로 설정된다.
  • 특수 목적 레지스터: 128개의 특수 목적(또는 "응용") 레지스터로 구성된다. 주로 커널에서 사용되며, 일반 응용 프로그램에서는 사용되지 않는다. 예를 들어, `bsp` 레지스터는 레지스터 윈도가 회전할 때 하드웨어가 자동으로 레지스터를 저장하는 두 번째 스택을 가리킨다.


128개의 64비트 정수 레지스터 중 `r0` - `r31` 32개는 범용 레지스터로 사용된다. `r0`는 제로 레지스터로, 읽으면 항상 0을 반환하고 쓰면 예외가 발생한다. 나머지 96개(`r32` - `r127`)는 RSE(Register Stack Engine)를 사용한 레지스터 로테이션 기법으로 관리되며, 프로시저 호출 간에 이름이 변경될 수 있다. 이는 RISC 프로세서의 레지스터 윈도우와 유사하며, AMD Am29000의 오버랩 윈도우 크기를 변경 가능한 레지스터 윈도우와 비슷하다. IA-64에서는 프리디케이션과 결합하여 루프를 자동으로 전개하여 실행할 수 있다.

3. 2. 명령어 집합

IA-64는 64비트 레지스터가 많은 명시적 병렬 아키텍처이다. 기본 데이터 워드는 64비트이며 바이트 단위로 주소 지정이 가능하다. 이 아키텍처는 예측, 추측을 구현한다.[22][23][7]

각 128비트 명령어 워드는 '번들'이라고 불리며, 3개의 '슬롯'과 5비트 '템플릿'으로 구성된다. 각 슬롯은 41비트 명령어를 포함한다. 템플릿은 각 슬롯에 어떤 유형의 명령어가 있는지 나타낸다. 명령어 유형에는 M-유닛(메모리 명령어), I-유닛(정수 ALU, 비-ALU 정수 또는 긴 확장 즉시 명령어), F-유닛(부동 소수점 명령어), B-유닛(분기 또는 긴 확장 분기 명령어)이 있다. 템플릿은 또한 정지 지점을 인코딩하여, 정지 지점 전후 데이터 간의 종속성을 나타낸다.[24]

정지 지점 쌍 사이의 모든 명령어는 '명령어 그룹'을 구성하며, 이 그룹 내에는 특정 유형의 데이터 종속성이 없어야 한다. 이러한 설계를 통해 프로세서는 명령어 실행 시 이미 분석이 완료되었기 때문에 복잡한 데이터 분석 없이도 명령어를 병렬로 실행할 수 있다.

대부분의 명령어는 술어화되어 있으며, 실행 여부를 결정하는 술어 레지스터와 값을 지정한다. 항상 실행되는 명령어는 `pr0` (항상 true)로 술어화된다.

IA-64 어셈블리 언어 및 명령어 형식은 주로 컴파일러가 작성하도록 설계되었다. 명령어는 3개씩 번들로 그룹화되며, 템플릿과 일치해야 한다. 특정 데이터 종속성 사이에는 정지 지점이 있어야 하며, 템플릿에 따라 위치가 제한된다.

Itanium은 멀티미디어 및 부동 소수점 연산 관련 명령어도 제공한다. 전형적인 VLIW에서는 각 하위 명령 위치가 특정 기능 유닛에 대응하지만, Itanium은 하위 명령 배치에 대해 다양한 조합(번들)을 제공하여 직렬 및 병렬 실행 모드의 균형을 맞춘다. 번들 인코딩에는 향후 IA-64 확장을 위한 여유 공간이 있다. 또한, Itanium은 개별 설정 가능한 predicate register (프레디케이트 레지스터)를 가지고 있어 각 명령의 실행 여부를 결정할 수 있다.

3. 3. 명령어 실행

프로세서는 클럭 사이클당 최대 6개의 명령어를 실행할 수 있다. 30개의 기능적 실행 장치는 11개의 그룹으로 구성되어 있다.[28] 각 장치는 명령어 집합의 특정 하위 집합을 실행할 수 있으며, 데이터 대기열에 의한 실행 중단이 없는 한 사이클당 하나의 명령어를 실행한다.[28]

실행 장치 그룹은 다음과 같다.[28]

종류구성
범용 ALU6개
정수 장치2개
시프트 장치1개
데이터 캐시 장치4개
멀티미디어 장치6개
병렬 시프트 장치2개
병렬 곱셈 장치1개
인구수 계산 장치1개
부동 소수점 곱셈-누산 연산 장치2개 (82비트)
SIMD 부동 소수점 곱셈-누산 장치2개 (각각 2개의 32비트 연산)
분기 장치3개



부동 소수점 장치는 곱셈-누산 연산을 지원하여, 과학적 처리에서 단일 부동 소수점 명령어로 곱셈과 덧셈을 한 번에 처리할 수 있다. 이를 통해 프로세서는 사이클당 4개의 FLOP을 실행할 수 있으며, 예를 들어 800MHz Itanium은 이론상 3.2 GFLOPS의 성능을 보였다.[28]

3. 4. 메모리 아키텍처

2002년부터 2006년까지 아이테니엄 2 프로세서는 공통적인 캐시 계층 구조를 공유했다. 이들은 16KB의 레벨 1 명령 캐시와 16KB의 레벨 1 데이터 캐시를 가지고 있었다. L2 캐시는 명령 및 데이터를 모두 포함하는 통합 캐시였으며 256KB였다. 레벨 3 캐시 또한 통합 캐시였으며 크기는 1.5MB에서 24MB까지 다양했다. 256KB L2 캐시는 주 산술 논리 장치(ALU)를 방해하지 않고 세마포어 연산을 처리할 수 있는 충분한 로직을 포함하고 있다.[1]

메인 메모리는 오프칩 칩셋에 연결된 버스를 통해 접근한다.[1] 아이테니엄 2 버스는 처음에는 맥킨리 버스라고 불렸지만, 현재는 일반적으로 아이테니엄 버스라고 불린다. 버스의 속도는 새로운 프로세서가 출시될 때마다 꾸준히 증가했다. 이 버스는 클럭 사이클당 2×128비트를 전송하므로, 200MHz 맥킨리 버스는 6.4GB/s를 전송했고, 533MHz 몬테시토 버스는 17.056GB/s를 전송했다.[1]

3. 5. IA-32 지원

초기 이타니엄 프로세서는 레거시 서버 애플리케이션을 지원하기 위해 IA-32 아키텍처에 대한 하드웨어 지원을 제공했지만, IA-32 코드의 성능은 기본 코드보다 훨씬 떨어졌고 동시대 x86 프로세서의 성능보다도 좋지 않았다.[30] IA-32를 지원하기 위해, 아이테니엄은 특수한 점프 명령을 사용하여 32비트 모드로 전환했다. IA-32 명령은 아이테니엄의 각 기능 유닛에서 실행되었다. 그러나 아이테니엄은 EPIC 스타일의 명령을 고속으로 실행하도록 설계되었기 때문에, 아웃 오브 오더 실행 기능을 갖추고 있지 않았으며, IA-32 코드의 실행은 IA-64 모드와 비교해도 펜티엄 계열 프로세서와 비교해도 매우 성능상 불리했다. 예를 들어, 아이테니엄의 기능 유닛은 통상적인 ALU에서의 계산의 부작용 때문에 정수 플래그를 자동으로 생성하지 않으며, 경계가 정렬되지 않은 메모리 로드를 여러 개 연속해서 수행하도록 되어 있지 않았다.

2005년에 인텔은 더 나은 성능을 제공하는 소프트웨어 에뮬레이터인 IA-32 실행 계층(IA-32 EL)을 개발했다.[30] 리눅스나 윈도우에서 동작하는 IA-32 소프트웨어 에뮬레이터가 있지만, 하드웨어가 IA-32 모드로 실행하는 것보다 에뮬레이터로 실행하는 것이 약 50% 더 고성능이었다. 윈도우 에뮬레이터는 마이크로소프트에서, 리눅스 에뮬레이터는 노벨과 같은 리눅스 벤더에서 구할 수 있었다.

따라서 인텔은 2006년 몬테시토를 통해 IA-32 코드에 대한 하드웨어 지원을 제거했다.[30] 아이테니엄 2의 Montecito부터는 하드웨어 디코더가 삭제되었고, Extensible Firmware Interface(EFI)에서 IA-32 에뮬레이터가 로드되도록 변경되었다.

3. 6. 아키텍처 변경 사항 (Montecito 이후)

2006년 몬테시토 출시와 함께 인텔은 다음과 같은 기본적인 프로세서 아키텍처에 대한 여러 가지 개선 사항을 적용했다.[30]

  • 하드웨어 멀티스레딩: 각 프로세서 코어는 두 개의 실행 스레드에 대한 컨텍스트를 유지한다. 메모리 접근 중에 한 스레드가 중단되면 다른 스레드가 실행될 수 있다. 인텔은 이것을 일부 x86 및 x86-64 마이크로프로세서에 통합된 인텔의 "하이퍼 스레딩 기술"과 구별하기 위해 "코스 멀티스레딩"이라고 부른다.
  • 가상화에 대한 하드웨어 지원: 인텔은 핵심 가상화 기능을 위한 하드웨어 지원을 제공하는 인텔 가상화 기술(인텔 VT-i)을 추가했다. 가상화를 통해 소프트웨어 "하이퍼바이저"가 프로세서에서 여러 운영 체제 인스턴스를 동시에 실행할 수 있다.
  • 캐시 개선 사항: 몬테시토는 명령어를 위한 전용 1MB L2 캐시를 포함하는 분할 L2 캐시를 추가했다. 원래 256KB L2 캐시는 전용 데이터 캐시로 변환되었다. 몬테시토는 또한 최대 12MB의 온다이 L3 캐시를 포함했다.

4. 채용

HP (및 HP와 제휴한 NEC, 히타치 제작소)의 PA-RISC 후계, 레지스터 수가 많아 에뮬레이션을 통해 다른 아키텍처로부터의 이행이 용이하다는 점 등의 이유로 일부 무정지 컴퓨터 (HP Integrity NonStop 등)나 OpenVMS, 메인프레임 및 오피스 컴퓨터 (후지쯔, NEC, Bull)에서 대체 프로세서를 중심으로 사용되고 있다.

참조

[1] 웹사이트 The Server Biz Enjoys the X64 Upgrade Cycle in Q1 http://www.itjungle.[...] 2008-05-27
[2] 웹사이트 Inventing Itanium: How HP Labs Helped Create the Next-Generation Chip Architecture http://www.hpl.hp.co[...] 2001-06
[3] 학술논문 Very Long Instruction Word architectures and the ELI-512 Association for Computing Machinery (ACM)
[4] 웹사이트 Itanium–Is there light at the end of the tunnel? http://www.anandtech[...] 2005-11-09
[5] 웹사이트 Exit interview: Retiring Intel chairman Craig Barrett on the industry's unfinished business https://venturebeat.[...] 2009-05-08
[6] 웹사이트 Itanium: A cautionary tale http://news.zdnet.co[...] 2005-12-07
[7] 웹사이트 Intel's Merced chip may slip further http://news.cnet.com[...] 1999-07-08
[8] 웹사이트 Microprocessors — VLIW, The Past https://cs.nyu.edu/c[...] 2002-04-18
[9] 웹사이트 Solaris for IA-64 coming this fall http://www.computerw[...] 1999-09-01
[10] 웹사이트 Core-logic efforts under way for Merced http://www.eetimes.c[...] 1999-09-02
[11] 웹사이트 Sun Introduces Solaris Developer Kit for Intel to Speed Development of Applications On Solaris; Award-winning Sun Tools Help ISVs Easily Develop for Solaris on Intel Today http://findarticles.[...] 1998-03-10
[12] 웹사이트 Next-generation chip passes key milestone http://www.news.com/[...] 1999-09-17
[13] 웹사이트 Intel names Merced chip Itanium http://www.cnet.com/[...] 1999-10-04
[14] 뉴스그룹 Re:Itanium https://groups.googl[...] 1999-10-04
[15] 보도자료 AMD Discloses New Technologies At Microporcessor Forum https://www.amd.com/[...] AMD 1999-10-05
[16] 보도자료 AMD Releases x86-64 Architectural Specification; Enables Market Driven Migration to 64-Bit Computing https://www.amd.com/[...] AMD 2000-08-10
[17] 웹사이트 Intel to Discontinue Itanium 9700 'Kittson' Processor, the Last of the Itaniums https://www.anandtec[...] 2019-01-31
[18] 웹사이트 Product Change Notification http://qdms.intel.co[...] 2019-01-30
[19] 뉴스 Intel Itanium IA-64 Support Removed With The Linux 6.7 Kernel https://www.phoronix[...] Phoronix 2023-11-02
[20] 웹사이트 linux-ia64 https://github.com/l[...]
[21] 웹사이트 EPIC Linux http://epic-linux.or[...]
[22] 웹사이트 Intel Itanium Architecture Software Developer's Manual https://www.intel.co[...]
[23] 웹사이트 Itanium–Is there light at the end of the tunnel? http://www.anandtech[...] 2005-11-09
[24] 웹사이트 HPWorks Newsletter http://www.hpworks.o[...] 2001-09
[25] 웹사이트 The Itanium processor, part 1: Warming up https://blogs.msdn.m[...] 2015-07-27
[26] 웹사이트 The Itanium processor, part 2: Instruction encoding, templates, and stops https://blogs.msdn.m[...] 2015-07-28
[27] 웹사이트 The Itanium processor, part 3: The Windows calling convention, how parameters are passed https://blogs.msdn.m[...] 2015-07-29
[28] 학술논문 Itanium Processor Microarchitecture IEEE Micro 2000
[29] 웹사이트 Intel outfits Itanium processor for faster runs https://www.eetimes.[...] 2001-08-30
[30] 웹사이트 Intel product announcement http://www.intel.com[...]
[31] 웹사이트 IA-64 - 意味・説明・解説 : ASCII.jpデジタル用語辞典 http://yougo.ascii.j[...]
[32] 웹사이트 Product Change Notification http://qdms.intel.co[...]
[33] 웹사이트 Itaniumが製造終了へ。IA-64の歴史に幕 - PC Watch https://pc.watch.imp[...]
[34] 웹사이트 The Server Biz Enjoys the X64 Upgrade Cycle in Q1 http://www.itjungle.[...] 2008-05-27


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com