하이퍼스레딩

2. 발전

1973년 에드워드 S. 데이비드슨과 레너드 E. 샤는 범용 컴퓨터에서 현재 하이퍼스레딩으로 알려진 기술을 설명하는 최초의 논문을 발표했다.^[10] 1982년 데넬코어, Inc.는 멀티스레딩을 이종 요소 프로세서(HEP)와 함께 도입했다. HEP 파이프라인은 동일한 프로세스의 여러 명령어를 보관할 수 없었다. 특정 프로세스의 명령어는 한 번에 파이프라인에 하나만 존재하도록 허용되었다. 특정 프로세스의 명령어가 파이프를 막으면 파이프라인이 비워진 후 다른 프로세스의 명령어가 계속 실행되었다.

1994년 11월 썬 마이크로시스템즈의 케네스 오킨에게 하이퍼스레딩 기술에 대한 미국 특허가 부여되었다. 당시에는 CMOS 공정 기술이 비용 효율적인 구현을 허용할 만큼 발전하지 못했다.^[11]

2002년 인텔은 Foster MP 기반 제온을 사용하여 x86 아키텍처 프로세서에서 하이퍼스레딩을 구현했다. 이는 같은 해 3.06 GHz Northwood 기반 펜티엄 4에도 포함되었으며, 이후 모든 펜티엄 4 HT, 펜티엄 4 익스트림 에디션 및 펜티엄 익스트림 에디션 프로세서의 기능으로 유지되었다. 윈도우 2000 SP3 및 윈도우 XP SP1은 하이퍼스레딩에 대한 지원을 추가했다.

넷버스트 마이크로아키텍처 기반 CPU 중 노스우드 코어를 시작으로 프레스캇, 시더밀 코어가 하이퍼스레딩 기술을 지원했으나 에너지 비효율성으로 비판받았다. ARM은 동시 멀티스레딩(SMT)이 듀얼 CPU 설계에서보다 전력을 최대 46% 더 사용할 수 있고, SMT가 캐시 스레싱을 42% 증가시키지만 듀얼 코어는 37% 감소시킨다고 언급했다.^[55] 이러한 이유로 인텔은 SMT를 잠시 개발 중인 마이크로아키텍처에서 제거하려 했으나, 넷버스트 아키텍처의 단점인 고클럭 상태에서의 낮은 처리 능력을 상쇄하기 위해 제거할 수 없었다.

펜티엄 4 모델 라인을 계승한 인텔 코어 및 코어 2 프로세서 라인(2006)은 하이퍼스레딩을 사용하지 않았다. 코어 마이크로아키텍처 기반 프로세서는 하이퍼스레딩을 가지고 있지 않았는데, 이는 코어 마이크로아키텍처가 이전 P6 마이크로아키텍처의 후손이었기 때문이다. P6 마이크로아키텍처는 펜티엄 프로, 펜티엄 II, 펜티엄 III(셀러론, 제온 파생 제품 포함)에 사용되었다.

넷버스트 마이크로아키텍처 이후 세대인 코어 마이크로아키텍처 기반 CPU들은 넷버스트 아키텍처의 단점을 보완하여 이 기술을 제거했고, 하이퍼스레딩은 코어 마이크로아키텍처의 차세대인 네할렘 마이크로아키텍처를 위한 계획으로 남게 됐다. 그 후 네할렘 마이크로아키텍처 기반 인텔 코어 i7부터 개선된 하이퍼스레딩 기술이 탑재됐다.

2008년 11월 인텔은 네할렘 마이크로아키텍처(코어 i7)를 출시하며 하이퍼스레딩을 부활시켰다. 1세대 네할렘 프로세서는 4개의 물리적 코어를 포함했으며, 효과적으로 8개의 스레드로 확장되었다. 이후, 각각 4개 및 12개의 스레드로 확장되는 2코어 및 6코어 모델이 출시되었다.^[12] 이전 인텔 아톰 코어는 순서대로 처리되는 프로세서였으며, 때로는 저전력 모바일 PC 및 저가형 데스크톱 PC를 위해 하이퍼스레딩 기능을 갖추기도 했다.^[13] 아이테니엄 9300은 향상된 하이퍼스레딩 기술을 통해 프로세서당 8개의 스레드(코어당 2개의 스레드)로 출시되었다. 다음 모델인 아이테니엄 9500 (Poulson)은 12-와이드 발행 아키텍처를 특징으로 하며, 8개의 CPU 코어와 하이퍼스레딩을 통해 8개의 가상 코어를 더 지원한다.^[14] 인텔 제온 5500 서버 칩도 2방향 하이퍼스레딩을 사용한다.^[15][16]

3. 성능

하이퍼스레딩은 특정 소프트웨어 작업에서 성능을 향상시키지만, 최적화되지 않은 작업에서는 성능이 저하될 수 있다. 이는 넷버스트 마이크로아키텍처 및 네할렘 마이크로아키텍처 기반 CPU에서 공통적으로 나타나는 현상이다. 예를 들어, x264 같은 인코딩 프로그램이나 포토샵 등에서는 성능이 향상되지만, 웹 서버용 애플리케이션이나 과학 계산용 프로그램 등에서는 성능이 저하된다.^[56]

하이퍼스레딩은 프로세서의 특정 부분(아키텍처 상태 저장 부분)을 복제하지만, 주요 실행 리소스는 복제하지 않는다. 이를 통해 운영 체제는 하이퍼스레딩 프로세서를 일반적인 "물리적" 프로세서와 추가 "논리적" 프로세서로 인식한다. 운영 체제는 두 개의 스레드 또는 프로세스를 동시에 예약할 수 있는데, 하이퍼스레딩 프로세서의 실행 리소스가 현재 작업에서 사용되지 않거나 프로세서가 스톨될 때, 다른 예약된 작업을 실행할 수 있기 때문이다. (프로세서는 캐시 미스, 분기 예측 실패, 데이터 의존성으로 인해 스톨될 수 있다.)^[9]

하이퍼스레딩을 활용하기 위해서는 운영 체제의 대칭형 멀티프로세싱(SMP) 지원이 필요하다. 논리 프로세서는 운영 체제에 물리적 프로세서와 동일하게 보이기 때문이다.

멀티 프로세서, 하이퍼스레딩 지원 시스템에서 운영 체제 동작을 최적화하는 것이 가능하다. 예를 들어 하이퍼스레딩이 적용된 두 개의 물리적 프로세서(총 4개의 논리 프로세서)가 있는 SMP 시스템에서, 운영 체제의 스레드 스케줄러가 하이퍼스레딩을 인식하지 못하면 모든 논리 프로세서를 동일하게 처리한다. 두 개의 스레드만 실행 가능할 경우, 같은 물리적 프로세서에 속하는 두 논리 프로세서에서 스레드를 예약하면 해당 프로세서는 과부하되는 반면, 다른 프로세서는 유휴 상태가 되어 성능이 저하된다. 이 문제는 스케줄러를 개선하여 논리 프로세서를 물리적 프로세서와 다르게 처리함으로써 해결할 수 있다.^[8]

인텔에 따르면, 최초 하이퍼스레딩 구현은 비 하이퍼스레딩 프로세서보다 다이 면적을 5%만 더 사용했지만, 성능은 15~30% 향상되었다.^[17][18] Tom's Hardware는 "어떤 경우에는 하이퍼스레딩이 켜진 3.0 GHz의 P4가 하이퍼스레딩이 꺼진 3.6 GHz의 P4를 능가하기도 한다"고 언급했다.^[19]

그러나 하이퍼스레딩의 성능은 애플리케이션에 따라 다르다.^[21] 두 개의 프로그램을 실행할 때 하이퍼스레딩이 켜져 있으면 프로그램 중 하나 또는 둘 다 느려질 수 있다.^[22] 이는 펜티엄 4의 재실행 시스템이 실행 리소스를 묶어두고, 두 프로그램 간 프로세서 리소스를 균등화하여 실행 시간을 추가하기 때문이다. 펜티엄 4 "프레스콧" 및 제온 "노코나" 프로세서는 재실행 큐를 통해 성능 저하를 해결했다.^[23]

2009년 인텔 분석에 따르면, 하이퍼스레딩은 스레드 실행이 전체 처리량 증가로 이어지지 않는 경우, 애플리케이션에 따라 전체 대기 시간을 증가시킨다.^[21][24] 하이퍼스레딩으로 인한 대기 시간 증가는 동시 스레드가 많아질수록 줄어든다.

하이퍼스레딩은 논리 코어가 물리 코어의 1, 2차 캐시 메모리를 공유하는 구조이므로, 공유 캐시 메모리의 떨어진 영역을 여러 논리 코어가 읽고 쓰는 소프트웨어에서는 가짜 공유가 발생하여 성능이 저하될 수 있다.^[45]