32 nm 공정
1. 개요
32 nm 공정은 반도체 제조 공정 기술의 한 종류로, 2000년대 중반에 프로토타입이 처음 등장했다. IBM, IMEC, TSMC, 인텔, 삼성 등 여러 기업에서 이 기술을 활용한 제품을 개발했다. 인텔은 32 nm 기술을 사용하여 코어 i3, i5 프로세서를 대량 생산했고, AMD는 FX 시리즈 프로세서를 출시했다. 32 nm 공정 이후에는 22 nm 공정 기술이 개발되었다.
-
국제 반도체 기술 로드맵 리소그래피 노드 -
22 nm 공정
22nm 공정은 2000년대 후반부터 개발된 반도체 제조 기술로, 주요 반도체 기업들이 관련 기술을 개발하고 제품을 출시했으며, 하이-K 유전체, 금속 게이트, 다중 패터닝 등의 기술 혁신을 통해 한국 반도체 산업의 경쟁력 강화에 기여했다. -
국제 반도체 기술 로드맵 리소그래피 노드 -
65 nm 공정
65 nm 공정은 반도체 제조 기술로 트랜지스터의 게이트 길이를 65 나노미터 수준으로 미세화한 기술이며, 광학 리소그래피와 이미징 기술을 사용해 회로를 형성하고, 고성능 또는 저전력에 초점을 맞춘 다양한 공정 버전으로 여러 프로세서 생산에 적용되었다.
2. 기술 시연
2000년대 중반부터 32nm 기술을 사용한 시제품(프로토타입)이 등장하기 시작했다. IBM, 국제 마이크로일렉트로닉스 센터(IMEC), TSMC 등에서 초기 연구 개발이 진행되었다.
인텔은 2007년 9월 18일 인텔 개발자 포럼에서 32nm 테스트 칩을 공개했다.
삼성전자는 2011년 1월, 30nm~39nm 공정 기술을 사용해 DDR4 SDRAM 모듈을 개발했다.
2.1. 초기 연구 개발
2000년대 중반에 "32nm" 기술을 사용한 프로토타입이 처음 등장했다. 2004년, IBM은 전자 빔 리소그래피와 광 리소그래피를 동일한 레이어에 사용하여 제작한 135nm 폴리 게이트 피치를 가진 0.143μm2 SRAM 셀을 시연했다. 이러한 작은 규모에서 셀의 입력 전압 변동에 대한 민감도가 상당히 저하되는 것으로 관찰되었다. 2006년 10월, 국제 마이크로일렉트로닉스 센터(IMEC)는 더블 패터닝과 액침 리소그래피를 기반으로 한 32nm 플래시 패터닝 기능을 시연했다. 메모리 셀 면적을 줄이기 위해 더블 패터닝과 하이퍼 NA 도구를 도입해야 하는 필요성으로 인해 이 노드로 45nm 노드에서 전환하는 데 따른 비용상의 일부 이점이 상쇄되었다. TSMC는 2005년에 더블 패터닝과 액침 리소그래피를 결합하여 "32nm" 노드 0.183μm2 6-트랜지스터 SRAM 셀을 제작했다.
인텔은 2007년 9월 18일 인텔 개발자 포럼에서 최초의 "32nm" 테스트 칩을 공개했다. 이 테스트 칩은 0.182μm2의 셀 크기를 가지고 있으며, 2세대 high-κ 게이트 절연체와 금속 게이트를 사용했고, 약 20억 개의 트랜지스터를 포함했다. 193nm 액침 리소그래피는 중요한 레이어에 사용되었고, 193nm 또는 248nm 건식 리소그래피는 덜 중요한 레이어에 사용되었다. 임계 피치는 112.5nm였다.
2011년 1월, 삼성전자는 30nm에서 39nm 사이의 크기를 가진 공정 기술을 사용하여 업계 최초의 DDR4 SDRAM 모듈 개발을 완료했다. 이 모듈은 1.2V에서 2.133Gbit/s의 데이터 전송 속도를 달성할 수 있었는데, 이는 최대 1.6Gbit/s의 속도를 가진 "30nm급" 공정 기술의 1.35V 및 1.5V DDR3 DRAM에 비해 향상된 성능이었다. 이 모듈은 DDR3보다 데이터 읽기 및 쓰기 시 전류 소비를 절반으로 줄일 수 있도록 특별히 적용된 유사 오픈 드레인(POD) 기술을 사용했다.
2.2. TSMC의 연구 개발
국제 마이크로일렉트로닉스 센터(IMEC)는 2006년 10월 더블 패터닝과 액침 리소그래피를 기반으로 한 32nm 플래시 패터닝 기능을 시연했다. TSMC는 2005년에 더블 패터닝과 액침 리소그래피를 결합하여 "32nm" 노드 0.183μm2 6-트랜지스터 SRAM 셀을 제작했다. 메모리 셀 면적을 줄이기 위해 더블 패터닝과 하이퍼 NA 도구를 도입해야 하는 필요성으로 인해, 45nm 노드에서 32nm 노드로 전환하는 데 따른 비용상의 일부 이점이 상쇄되었다.
2.3. 인텔의 연구 개발
IBM은 2004년에 전자 빔 리소그래피와 광 리소그래피를 동일한 레이어에 사용하여 135nm 폴리 게이트 피치를 가진 0.143μm2 SRAM 셀을 제작했다. 이러한 작은 규모에서는 셀의 입력 전압 변동에 대한 민감도가 상당히 낮아졌다.
인텔은 2007년 9월 18일 인텔 개발자 포럼에서 최초의 "32nm" 테스트 칩을 공개했다. 이 칩은 셀 크기가 0.182μm2이고, 2세대 high-κ 게이트 절연체와 금속 게이트를 사용했으며, 약 20억 개의 트랜지스터를 포함했다. 중요한 레이어에는 193nm 액침 리소그래피가 사용되었고, 덜 중요한 레이어에는 193nm 또는 248nm 건식 리소그래피가 사용되었다. 임계 피치는 112.5nm였다.
3. 32nm 공정 적용 프로세서
32nm 공정이 적용된 프로세서로는 인텔의 인텔 코어 i3, 인텔 코어 i5 (애런데일, 클락데일), 2세대 코어 프로세서 샌디브리지, 웨스트미어 아키텍처 기반 걸프타운 i7 980x 익스트림 에디션, 6코어 프로세서 코어 i7-970이 있다. AMD는 불도저 프로세서와 퓨전 프로세서 중 코드명 라노를 32nm 공정으로 제조했다. 앰바렐라(Ambarella Inc.)는 2011년 9월, 디지털 스틸 카메라용 32nm 기반 A7L 시스템 온 칩 회로를 출시하여 1080p60 고화질 비디오 기능을 제공했다.
3.1. 인텔 프로세서
* 인텔 코어 i3, 인텔 코어 i5의 애런데일, 클락데일.
* 인텔 2세대 코어 프로세서 샌디브리지.
* 웨스트미어 아키텍처인 "걸프타운" 인텔 코어 i7 980x 익스트림 에디션.
* 인텔 6코어 프로세서 코어 i7-970.
2010년 1월, 인텔의 코어 i3 및 i5 프로세서(애런데일, 클락데일)는 32 nm 기술을 사용한 최초의 대량 생산 프로세서 중 하나였다. 인텔의 2세대 코어 프로세서인 샌디 브릿지도 32 nm 제조 공정을 사용했다. 2010년 3월 16일, 웨스트미어 아키텍처 기반의 6코어 프로세서 걸프타운 코어 i7 980x 익스트림 에디션이 출시되었으며, 소매 가격은 약 1000USD였다. 2010년 7월 말, 인텔의 보급형 6코어 프로세서 i7-970이 약 900USD에 출시되었다. 인텔의 32nm 공정은 제곱밀리미터당 711만 개의 트랜지스터(MTr/mm2) 밀도를 가진다.
3.2. AMD 프로세서
AMD의 FX 시리즈 프로세서는 잠베지라는 코드명으로 불리며 불도저 아키텍처를 기반으로 2011년 10월에 출시되었다. 이 기술은 "32 nm" SOI 공정을 사용했으며, 모듈당 2개의 CPU 코어를 가졌고 최대 4개의 모듈을 활용했다. 쿼드 코어 디자인은 약 130USD, 8코어 디자인은 약 280USD였다.
3.3. 기타 프로세서
* 인텔 코어 i3, 인텔 코어 i5의 애런데일, 클락데일.
* 인텔 2세대 코어 프로세서 샌디브리지.
* 웨스트미어 아키텍처인 걸프타운 인텔 코어 i7 980x 익스트림 에디션.
* 인텔 6코어 프로세서 코어 i7-970.
* AMD 불도저 프로세서
* AMD 퓨전 프로세서 중 코드명 라노
* 앰바렐라(Ambarella Inc.)의 디지털 스틸 카메라용 "32 nm" 기반 A7L 시스템 온 칩 회로