결핍 영역

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. p-n 접합의 공핍 영역
3. MOS 커패시터의 공핍 영역
- 3.1. 형성 원리
- 3.2. 결핍폭
4. 밴드 휨 (Band Bending)
5. 응용
참조

1. 개요

결핍 영역은 반도체 소자 내에서 전하 캐리어가 거의 존재하지 않는 영역을 의미하며, p-n 접합, MOS 커패시터 등에서 나타난다. p-n 접합에서는 N형 반도체와 P형 반도체의 접합 시 전자의 확산으로 인해 형성되며, 전류-전압 특성에 영향을 미친다. MOS 커패시터에서는 게이트 전압에 의해 형성되며, 결핍폭은 전하 중성 원리에 따라 결정된다. 결핍 영역은 다이오드, 트랜지스터 등 다양한 반도체 소자에서 정류, 증폭, 스위칭 등의 기능을 수행하는 데 활용된다.

더 읽어볼만한 페이지

반도체 구조 - PN 접합
PN 접합은 p형 반도체와 n형 반도체의 경계로, 다이오드, 트랜지스터 등 다양한 반도체 소자에 활용되며, 두 반도체의 상대 전압에 따라 전류 흐름을 제어한다.
반도체 구조 - 양자 우물
양자 우물은 띠 간격이 다른 반도체 물질을 층층이 쌓아 전하 캐리어를 가두는 퍼텐셜 우물을 형성하는 구조로, 광전자 및 전자 소자, 에너지 수확 분야에 응용되며, 한국은 관련 기술 개발에 힘쓰고 있다.
MOSFET - CMOS
CMOS는 상보적 금속 산화막 반도체의 약자로, 저전력 소비를 특징으로 하며, P형과 N형 MOSFET을 결합하여 논리 게이트를 구현하는 디지털 회로 설계 방식 및 공정 계열이다.
MOSFET - 전자 이동도
전자 이동도는 전기장 내에서 전자의 평균 이동 속도를 나타내는 물리량으로, 재료의 불순물 농도와 온도에 의존하며, 다양한 산란 메커니즘과 측정 방법을 통해 연구되고 반도체 소자 성능에 중요한 영향을 미친다.

결핍 영역
개요
명칭	공핍 영역, 공간 전하 영역, 접합 영역
영어 명칭	Depletion region, Depletion layer, Depletion zone
일본어 명칭	空乏層 (쿠우보우소우)
물리적 특성
정의	반도체 내에서 자유 전하 캐리어가 제거되어 전기적으로 중성이 아닌 영역
형성 원리	반도체 접합면에서 전하 캐리어의 확산
특징	전하 캐리어 부족 전기장 존재 전위 장벽 형성
관련 효과	제너 효과 애벌랜치 효과
응용
다이오드	역방향 바이어스 시 공핍 영역 확장
트랜지스터	채널 형성 및 전류 제어
태양 전지	광 생성 전하 캐리어 분리
기타	정전기 방전 보호 소자
반도체 종류에 따른 특징
금속-반도체 접합	쇼트키 장벽 형성
p-n 접합	p형 및 n형 반도체 접합
MOS 구조	금속-산화막-반도체 구조에서 전압에 따라 공핍 영역 형성
공핍 영역 폭에 영향을 미치는 요인
도핑 농도	도핑 농도가 높을수록 공핍 영역 폭 감소
외부 전압	역방향 바이어스: 공핍 영역 폭 증가 순방향 바이어스: 공핍 영역 폭 감소
온도	온도 변화에 따라 공핍 영역 폭 변화

2. p-n 접합의 공핍 영역

PN 접합에서는 공핍 영역이 즉시 형성된다.

그림 2. 위에서 아래로; 상단: 접합부를 통과하는 정공 및 전자 농도; 두 번째: 전하 밀도; 세 번째: 전기장; 하단: 전기적 전위

그림 3. 순방향 바이어스 모드의 PN 접합, 공핍 폭이 감소. p 및 n 접합은 모두 1e15/cm3 도핑 수준으로 도핑되어 ~0.59V의 내장된 전위를 유발. n 및 p 영역에서 전도대 및 가전자대에 대한 서로 다른 준 페르미 준위를 관찰(빨간색 곡선).

2. 1. 형성 원리

PN 접합에서는 자연스럽게 결핍 영역이 생성된다. 열평형 상태 또는 정상 상태에서는 시간에 따른 변화가 없기 때문에 그 특성이 쉽게 설명되는 편이지만, 이 평형 상태는 정적 평형 상태가 아니고 동적 평형 상태이다.

전자와 양공은 마치 물 속에서 잉크가 물 전체에 균일하게 퍼져 나가듯이, 각각 밀도가 낮은 쪽으로 확산된다. N형, P형 반도체의 정의에 따라 N형 반도체에는 P형 영역에 비해 전자가 남아돌고, P형 반도체에는 N형 영역에 비해 양공이 남아돈다. 따라서 N 도핑된 반도체와 P 도핑된 반도체를 맞붙여서 접합을 만들면 전자는 P형 영역으로, 양공은 N형 영역으로 퍼져나간다. N 쪽에서 P 쪽으로 전자가 움직이고 나면 원래 전자가 있던 N 쪽에는 양전하를 띠는 주개 이온이, 마찬가지로 P 쪽에서 양공이 빠져나간 자리에는 음전하를 띠는 받개 이온이 남는다.^[9]^[10]

반대편으로 옮겨간 전자는 P 쪽에 있는 양공과 만나 재결합하면서 사라지며, N 쪽에서 옮겨간 양공도 마찬가지로 사라진다. 그 결과 확산해서 이동한 전자와 양공은 사라지고, 움직일 수 있는 전하 운반자가 없는 경계면 부근(결핍 영역)에는 대전된 이온만 남는다. 따라서 결핍 영역의 N 쪽에는 양전하를 띠는 이온이, P 쪽에는 음전하를 띤 이온이 남고, 그 결과 전기장이 만들어진다. 이때 전기장은 해당 영역에 많은 전하 운반자가 반대편으로 넘어가는 데 방해가 되는 방향으로 형성된다. 전하가 충분히 많이 확산되고 나면 그로 인해 형성되는 전기장이 더 이상 전하 운반자가 움직일 수 없을 만큼 강해지는데, 이 상태가 바로 결핍 영역이 평형에 이른 상태다. 결핍 영역에 걸린 전기장을 적분하면 내부 확산 전위(접합 전압, 장벽 전압, 접촉 전위 등으로도 부름)를 구할 수 있다.

수학적으로 풀어보면 반도체 소자에서 전하는 전기장에 의한 전도(표류 전류)와 확산 과정을 통해 전달된다. P형 영역에서 양공에 의해 전하가 전달될 때를 가정하면, 전기 전도도를 ''σ'', 확산 상수를 ''D''로 표기할 때 알짜 전류는 다음과 같은 식으로 쓸 수 있다.

:::'''j''' ''='' ''σ'' '''E''' - '''D ∇'''qp'''

여기에서 ''q''는 기본 전하(1.6×10⁻¹⁹ 쿨롱)를, ''p''는 양공의 밀도(단위 부피당 개수)를 나타낸다. 전도의 효과에 의해 양공은 전기장 방향으로 힘을 받는다. 확산의 효과로는 전하 운반자가 밀도가 낮은 쪽으로 움직이기 때문에 양공의 경우에는 밀도 그래디언트가 양의 값을 가지는 방향으로 음의 전류가 흐르게 된다. (전자를 기준으로 한다면 양공 밀도 ''p''를 전자 밀도 ''n''으로 바꾸고 그 앞의 부호를 반대로 바꿔야 한다. 상황에 따라 전자와 양공을 전부 고려해야 할 수도 있다.) 동적 평형 상태에 이른 p-n 접합의 결핍 영역과 같이 두 전류 성분이 똑같으면 ''D''와 ''σ'' 사이의 관계를 규정하는 아인슈타인 관계식에 의해 전류가 0이 된다.

2. 2. 전류-전압 특성

PN 접합에서 역바이어스(P형 쪽에 N형 쪽보다 낮은 전압을 가하는 것)가 걸리면 결핍 영역에서의 전위차가 더 커진다. 그러면 결핍 영역이 더 넓어지므로 표류 전류 성분은 늘어나고 확산 전류 성분은 줄어든다. 이 경우에는 아주 작은 '''역방향 포화 전류'''만 흐를 수 있다.^[3]

순방향 바이어스(P형 쪽에 N형 쪽보다 높은 전압을 가하는 것)가 걸리면 결핍 영역이 좁아지고 전하 운반자를 주입하는 데 필요한 장벽이 낮아진다. 전류 중에서 확산 전류 성분이 크게 늘어나고 표류 전류는 줄어든다. 전류 밀도가 높기 때문에 전압은 전도성을 띠게 되고 순방향으로 큰 전류가 흐를 수 있다. 이 전류는 쇼클리 다이오드 방정식으로 기술할 수 있다. 역바이어스가 걸렸을 때 전류가 거의 흐르지 않고 순방향 바이어스가 걸렸을 때 전류가 아주 많이 흐르는 특징은 정류기에 응용할 수 있다.^[3]

2. 3. 결핍폭

PN 접합, 쇼트키 접합, MOS 접합과 같은 반도체 구조에서 전자나 양공(캐리어)이 거의 존재하지 않는 영역을 결핍 영역이라 하며, 이 영역의 너비를 '''결핍폭'''이라고 한다. 결핍폭은 주로 1차원적인 구조를 가진 소자에서 사용되는 용어이며, 전하 중성 원리에 따라 결정된다.

전하 중성 원리는 양전하의 총합과 음전하의 총합이 같아야 한다는 원리이다. 이를 수식으로 나타내면 다음과 같다.

:

n + N_A=p + N_D\,

여기서 ''n''과 ''p''는 자유 전자와 양공의 개수를,

N_D

와

N_A

는 각각 이온화된 주개와 받개 원자의 개수를 뜻한다. 만약 완전 이온화되어

n, p << N_D, N_A

가 만족된다면, 다음과 같은 관계식을 얻을 수 있다.

:

qN_Aw_P \approx qN_Dw_N \,

이 조건에서는 받개에 의한 알짜 음전하량과 주개에 의한 알짜 양전하량이 균형을 이루게 된다. 이때 결핍폭

w

는

w =w_N +w_P

로 주어진다.

결핍폭은 푸아송 방정식을 1차원적으로 풀어 유도할 수 있다.^[11] 결핍 영역 밖에서는 전기장이 0이므로, 각 영역에 있는 전하 밀도가 균형을 이뤄야 한다. 각 영역별 전하 밀도를 푸아송 방정식에 대입하면 결핍폭을 구할 수 있으며, 그 식은 다음과 같다.

:

W \approx \left[ \frac{2\epsilon_r\epsilon_0}{q} \left(\frac{N_A + N_D}{N_A N_D}\right) \left(V_{bi} - V\right)\right]^\frac{1}{2}

여기서

\epsilon_r

은 해당 반도체 물질의 상대 유전율,

V_{bi}

는 내부 확산 전위,

V

는 가해진 전압을 나타낸다. 결핍폭은 N 쪽과 P 쪽이 다를 수 있으며, 도핑 농도가 낮을수록 결핍 영역이 넓어진다.^[12] 더 정확한 계산을 위해서는 결핍 영역 가장자리에 남아있는 전하 운반자까지 고려해야 한다.^[13]

3. MOS 커패시터의 공핍 영역

MOS 축전기에서도 p-n 접합과 유사한 원리로 공핍층이 형성된다.

게이트 물질이 벌크 반도체의 반대 유형의 폴리실리콘일 때 게이트를 기판과 전기적으로 합선시키면 p-n 접합의 경우와 거의 비슷한 방식으로 자발적인 결핍 영역이 만들어진다. 더 자세한 내용은 폴리실리콘 결핍 효과를 참조하면 된다.

3. 1. 형성 원리

MOS 축전기에서도 결핍 영역을 볼 수 있다. P형 기판의 MOS 커패시터에서, 반도체가 처음에 전하 중립 상태이고, 양공에 의한 전하가 억셉터(받개) 도핑 불순물에 의한 음전하와 정확히 균형을 이루고 있다고 가정한다.

이제 게이트에 양의 전압을 가하면, 게이트에 양의 전하 ''Q''를 대전시켜, 게이트에 가까운 반도체 내의 양전하를 띤 양공이 게이트의 양전하에 의해 밀려나 하단 접점을 통해 빠져나간다. 이렇게 되면 이동 가능한 양공은 없고, 고정된 음전하 억셉터 불순물만 남아 절연되는 '''결핍 영역'''이 형성된다.

게이트에 배치된 양전하가 클수록, 가해진 게이트 전압이 더 양수가 되고, 반도체 표면을 떠나는 홀이 더 많아져 결핍 영역이 커진다.

'''역전층(Inversion Layer)의 형성'''

결핍 영역이 충분히 넓어지면, 즉 게이트 전압이 충분히 커지면 반도체-산화물 계면에 매우 얇은 전자층이 나타나는데, 이는 P형 재료에서 우세한 홀과 반대 전하를 띠기 때문에 '''반전층'''이라고 한다.

반전층이 형성되면 게이트 전하 ''Q''가 증가해도 더 이상 결핍 영역은 확장되지 않는다. 중성 조건은 반전층으로 더 많은 전자를 끌어들임으로써 달성된다. MOSFET에서 이 반전층을 채널이라고 한다.

3. 2. 결핍폭

MOS 축전기와 같이 1차원적인 구조를 가진 소자에서 주로 쓰이는 '''결핍폭'''(depletion width)은 전하 중성 원리에 따라 결정된다.^[5]

전하 중성 원리에 따르면 양전하의 합은 음전하의 합과 같아야 한다. P형 기판을 예로 들면, 게이트에 ''Q''라는 양전하가 대전되면 양공이 ''w'' 깊이만큼 밀려나고, 그만큼 음전하를 띤 받개 이온이 노출되어 게이트에 대전된 전하량과 균형을 이룬다. 받개 도펀트(불순물)가 단위 부피당

N_A

개 있다고 가정하면, 결핍폭 ''w''는 다음 식으로부터 구할 수 있다.^[5]

:::

Q=qN_Aw \,

MOSFET에서는 게이트 전하량 ''Q''가 커져도 결핍폭은 더 늘어나지 않고, 역전층에 들어가는 전자 수가 늘어가면서 전하 중성 조건이 만족된다. 이때 역전층을 채널이라고 부른다.^[5]

4. 밴드 휨 (Band Bending)

MOS 축전기와 PN 접합에서 나타나는 밴드 휨(Band Bending)은 결핍 영역 내 전기장의 변화로 인해 발생한다. 전기장은 게이트에서 최대값을 가지고, 결핍 영역의 가장자리에서 0으로 선형적으로 감소한다.^[14]

::: $E_m=Q/A\epsilon_0=qN_Aw/A\epsilon_0, \,$

여기서 ''A''는 게이트 면적이고, $\epsilon_0$ = 8.854×10⁻¹² F/m이다. 이러한 전기장의 선형적 변화는 전위를 2차 함수 형태로 변화시킨다. 결과적으로 전위의 변화에 따라 에너지 준위와 에너지 밴드(전도대, 가전자대)가 휘어지는 현상이 발생한다.

5. 응용

PN 접합, 쇼트키 접합, MOS 접합과 같은 반도체 접합부에서 전자나 정공(캐리어)이 거의 없는 영역인 공핍층(결핍 영역)은 여러 반도체 소자에 응용된다.

'''다이오드''': 정류 작용에 응용된다. 순방향 바이어스(P 쪽이 N 쪽보다 전압이 높은 경우)가 걸리면 공핍층이 좁아져 전류가 잘 흐르고, 역방향 바이어스(P 쪽이 N 쪽보다 전압이 낮은 경우)가 걸리면 공핍층이 넓어져 전류가 거의 흐르지 않는다. 이러한 특성을 이용하여 교류를 직류로 변환하는 정류 작용을 할 수 있다.^[9]
'''트랜지스터''': 전하 제어를 통한 증폭 및 스위칭 작용에 응용된다.
'''터널 효과''': 공핍층의 두께가 1nm 전후 또는 그 이하가 되면 터널 효과가 나타난다. 전자가 공핍층의 장벽을 뚫고 지나가는 현상인 터널 효과는 여러 반도체 소자에서 이용된다.

참조

_[1] 서적 The Mechatronics Handbook https://books.google[...] CRC Press
_[2] 서적 Digital Integrated Circuits: Analysis and Design https://books.google[...] CRC Press
_[3] 서적 CMOS Digital Integrated Circuits Analysis & Design https://books.google[...] McGraw–Hill Professional
_[4] 웹사이트 Electrostatic analysis of a p-n diode https://ecee.colorad[...] 2018-09-26
_[5] 서적 Semiconductor Device Fundamentals
_[6] 서적 Introduction to Electrical, Electronics and Communication Engineering Firewall Media
_[7] 서적 Thermal Physics W. H. Freeman
_[8] 서적 Electricity, Magnetism, and Light Elsevier
_[9] 서적 The Mechatronics Handbook http://books.google.[...] CRC Press
_[10] 서적 Digital Integrated Circuits: Analysis and Design http://books.google.[...] CRC Press
_[11] 서적 Semiconductor Device Fundamentals https://www.amazon.c[...]
_[12] 서적 Introduction to Electrical , Electronics and Communication Engineering Firewall Media
_[13] 서적 Thermal Physics https://archive.org/[...] W. H. Freeman
_[14] 서적 Electricity, Magnetism, and Light https://archive.org/[...] Elsevier

본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com