맨위로가기

전력 MOSFET

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

전력 MOSFET은 전력 전자공학 분야에서 널리 사용되는 반도체 소자이다. 1950년대 후반에 개발되었으며, 바이폴라 트랜지스터보다 높은 성능과 집적도를 제공하여 전력 설계에 혁신을 가져왔다. 수직 구조를 통해 실리콘 면적을 효율적으로 사용하며, 내압, 온 저항, 스위칭 속도 등의 특성이 중요하다. 전력 MOSFET은 다양한 기술과 구조로 발전해 왔으며, 오늘날 전력 반도체 소자 시장에서 가장 큰 비중을 차지하며, 가전제품, 운송 수단, 자동차 전장품 등 다양한 분야에서 활용되고 있다.

더 읽어볼만한 페이지

  • 고체 소자 스위치 - 반도체 릴레이
    반도체 릴레이는 발광 다이오드, 광센서, MOSFET 등을 사용하여 전기적 신호를 광 신호로 변환해 회로를 제어하는 릴레이로, 빠른 반응 속도, 긴 수명, 무소음 작동 등의 장점과 함께 자동화 설비 및 전력 제어 장치 등에 활용되지만, 닫혔을 때 임피던스가 높고 열렸을 때 미세한 누설 전류가 흐르는 단점도 가진다.
  • 전력 전자공학 - 사이리스터
    사이리스터는 애노드, 캐소드, 게이트를 가진 4층 구조의 반도체 소자로, 작은 전압으로 큰 전류를 스위칭하며, SCR, 트라이액, GTO 등 다양한 종류가 있고 전력 제어 등 여러 산업 분야에 사용되지만 최근에는 IGBT에 의해 대체되는 추세이다.
  • 전력 전자공학 - 게이트 턴 오프 사이리스터
    게이트 턴오프 사이리스터(GTO)는 게이트 신호로 턴온/오프 제어가 가능한 전력 반도체 소자이지만, 긴 턴오프 시간과 큰 게이트 구동 전류 때문에 IGBT에 의해 대체되고 있으며, 가변 속도 모터 드라이브 등에 사용되었으나 현재는 생산이 감소 추세이고, 안정적인 동작을 위해 스너버 회로가 필요하다.
  • 트랜지스터 - CMOS
    CMOS는 상보적 금속 산화막 반도체의 약자로, 저전력 소비를 특징으로 하며, P형과 N형 MOSFET을 결합하여 논리 게이트를 구현하는 디지털 회로 설계 방식 및 공정 계열이다.
  • 트랜지스터 - MOSFET
    MOSFET은 게이트 전압으로 소스와 드레인 사이의 전류를 제어하는 전계 효과 트랜지스터로, 제작 용이성과 집적 회로 적용 가능성으로 발전하여 현대 전자기기의 핵심 부품이 되었으며, n형과 p형 두 가지 타입으로 다양한 동작 모드를 가진다.
전력 MOSFET
전력 MOSFET
표면 실장 패키지 TO-263의 전력 MOSFET 2개. 이들 각 부품은 적절한 방열판을 사용하여 120 [[볼트]]의 차단 전압과 30 [[암페어]]의 연속 전류를 견딜 수 있다.
표면 실장 패키지 D2PAK의 전력 MOSFET 2개.
기본 정보
종류반도체
작동 원리반도체
특징
설명상당한 전력 수준을 처리할 수 있는 MOSFET.

2. 역사

MOSFET은 1955년에서 1960년 사이에 벨 연구소에서 발명되었다.[5][6][7][8][9][10] 이는 전력 전자공학 분야의 획기적인 발명이었다. 여러 세대에 걸친 MOSFET의 발전은 전력 설계자들이 바이폴라 트랜지스터로는 불가능했던 성능과 집적도 수준을 달성할 수 있게 해주었다.[11]

1969년, 히타치(Hitachi)는 최초의 수직 전력 MOSFET[12]을 선보였는데, 이는 나중에 VMOS(V-그루브 MOSFET)로 알려지게 되었다.[13] 같은 해, 전기시험소(Electrotechnical Laboratory)의 다루이 유키오, 하야시 유키오, 세키가와 도시히로가 자기 정렬 게이트를 갖춘 DMOS(이중 확산 MOSFET)를 최초로 발표했다.[14][15] 1974년, 도호쿠 대학(Tohoku University)의 니시자와 준이치(Jun-ichi Nishizawa)는 오디오용 전력 MOSFET을 발명했는데, 이는 곧 야마하(Yamaha Corporation)에서 하이파이(high fidelity) 오디오 증폭기(Audio power amplifier)에 사용하기 위해 제조되었다. JVC, 파이오니아(Pioneer Corporation), 소니(Sony), 도시바(Toshiba)도 1974년에 전력 MOSFET을 사용한 증폭기(amplifier)를 제조하기 시작했다.[16] 실리코닉스(Siliconix)는 1975년에 VMOS를 상업적으로 출시했다.[13]

VMOS와 DMOS는 VDMOS(수직 DMOS)로 발전했다.[16] HP 연구소(HP Labs)의 존 몰(John L. Moll) 연구팀은 1977년에 DMOS 시제품을 제작하여 더 낮은 온 저항과 더 높은 내압을 포함한 VMOS에 대한 장점을 입증했다.[13] 같은 해, 히타치는 평면형 DMOS인 LDMOS(측면 DMOS)를 선보였다. 히타치는 1977년부터 1983년까지 유일한 LDMOS 제조업체였으며, 이 기간 동안 LDMOS는 HH Electronics(V-시리즈)와 애슐리 오디오(Ashly Audio)와 같은 제조업체의 오디오 증폭기(audio power amplifier)에 사용되었고, 음악과 공공 주소 시스템(public address system)에 사용되었다.[16]

알렉스 리도우(Alex Lidow)는 1977년 스탠퍼드 대학교(Stanford University)에서 톰 허먼과 함께 육각형 전력 MOSFET인 HexFET를 공동 발명했다.[19] HexFET는 1978년에 인터내셔널 렉티파이어(International Rectifier)에서 상용화되었다.[13][20] 전력 MOSFET과 바이폴라 접합 트랜지스터(bipolar junction transistor)(BJT)의 요소를 결합한 절연 게이트 양극성 트랜지스터(insulated-gate bipolar transistor)(IGBT)는 1977년부터 1979년 사이에 제너럴 일렉트릭(General Electric)의 제이언트 발리가(Jayant Baliga)에 의해 개발되었다.[21]

초접합 MOSFET은 N− 에피택셜 층을 관통하는 P+ 칼럼을 사용하는 전력 MOSFET의 한 유형이다. P층과 N층을 적층하는 아이디어는 1978년 오사카 대학(Osaka University)의 시로타 쇼조와 카네다 시게오가 처음 제안했다.[22] 필립스의 데이비드 J. 코는 1984년에 미국 특허를 출원하여 1988년에 수여받은 교대로 p형과 n형 층을 갖는 초접합 MOSFET을 발명했다.[23]

3. 기본 구조

전력 MOSFET은 대부분 수직 구조를 채택하여 실리콘 면적을 효율적으로 사용한다. 측면 모스펫과 달리 전력 MOSFET은 수직 구조를 가지는데, 이는 전류와 항복 전압 등급이 채널 면적에 의존하는 평면 구조보다 효율적이다. 수직 구조에서는 전압 등급은 도핑과 N 에피택시막 두께에 따라 결정되는 반면, 전류 등급은 채널 폭에 따라 결정된다.

그림 1: VDMOS의 단면도. 기본 셀을 보여준다. 셀은 매우 작으며(수 마이크로미터에서 수십 마이크로미터 너비) 전력 MOSFET은 수천 개의 셀로 구성된다.


가장 널리 사용되는 구조는 VDMOS (수직 확산 MOS) 구조이다. VDMOS의 단면도 (그림 1)를 보면 소스 전극이 드레인 위에 위치하여 전류가 주로 수직으로 흐른다. 여기서 '확산'은 제조 공정을 의미하며, P 우물은 확산 공정을 통해 얻어진다. 특히, P 영역과 N+ 영역을 얻기 위해 이중 확산 공정을 거치므로 DMOS (이중 확산 MOS)라고도 불린다.[14][15]

그림 2: MOSFET의 온저항에 대한 여러 부분의 기여


전력 MOSFET이 온 상태일 때(동작 모드에 대한 설명은 MOSFET 참조) 드레인과 소스 단자 사이에는 저항성 동작을 보인다. 그림 2에서 볼 수 있듯이 이 저항(온 상태의 드레인-소스 저항을 의미하는 RDSon)은 여러 기본적인 요소들의 합이다.

  • RS는 소스 저항이다. 이는 패키지의 소스 단자에서 MOSFET 채널까지의 모든 저항을 나타낸다. 와이어 본딩의 저항, 소스 금속화의 저항, 그리고 N+ 웰의 저항을 포함한다.
  • Rch는 채널 저항이다. 이는 채널 폭에 반비례하며, 주어진 다이 크기의 경우 채널 밀도에 반비례한다. 채널 저항은 저전압 MOSFET의 RDSon에 가장 큰 영향을 미치는 요소 중 하나이며, 채널 밀도를 높이기 위해 셀 크기를 줄이기 위한 많은 연구가 진행되었다.
  • Ra는 접근 저항이다. 이는 게이트 전극 바로 아래 에피택셜 영역의 저항을 나타내는데, 이 영역에서 전류의 방향이 수평(채널 내)에서 수직(드레인 접점으로)으로 바뀐다.
  • RJFET는 위에서 언급한 셀 크기 감소의 부정적인 영향이다. P 이온 주입(그림 1 참조)은 기생 JFET 트랜지스터의 게이트를 형성하며, 이는 전류 흐름의 폭을 감소시키는 경향이 있다.
  • Rn은 에피택셜 층의 저항이다. 이 층의 역할은 차단 전압을 유지하는 것이므로, Rn은 소자의 전압 정격과 직접적인 관계가 있다. 고전압 MOSFET은 두껍고 저도핑된 층, 즉 저항이 높은 층이 필요하지만, 저전압 트랜지스터는 더 높은 도핑 수준을 가진 얇은 층, 즉 저항이 낮은 층만 필요하다. 따라서 Rn은 고전압 MOSFET의 저항에 대한 주요 요인이다.
  • RD는 RS의 드레인에 대한 등가 저항이다. 이는 트랜지스터 기판(그림 1의 단면도는 축척이 아니다. 실제로 하단 N+ 층이 가장 두껍다)과 패키지 연결의 저항을 나타낸다.

3. 1. N채널 MOSFET



기본적인 구조는 DMOS (Double-Diffused MOSFET)라고 불리는 구조이다. N+ 기판 위에 N 에피택시 층을 형성하고, 표면에 저농도 P형 층 (P 바디)과 고농도 N형 층을 이중 확산으로 형성한다. 이 구조 (단위 셀)가 다수 병렬 접속되어 하나의 소자를 이룬다.

소자의 온 저항을 줄이기 위해서는 단위 셀을 미세화하는 것이 효과적이며, 표면에 홈을 형성하고 그 안에 게이트를 매립함으로써 단위 셀 면적을 축소하는 트렌치 게이트형이 개발되었다.[1]

소자의 내압은 N층의 불순물 농도와 두께에 따라 결정되며, 전류는 채널 길이에 따라 결정된다. 내압을 높이려면 N층의 불순물 농도를 낮추고 두께를 두껍게 할 필요가 있다. 그러면 전류를 흘릴 때의 저항이 커진다.[1]

3. 2. P채널 MOSFET

P형 기판 MOSFET (PMOS)는 P- 에피택시를 사용하여 P형 기판으로 만들어진다. 채널이 N 영역에 위치하므로, 이 트랜지스터는 음의 게이트-소스 전압에 의해 턴온된다. 이러한 특징은 스위치의 한쪽 단자가 입력 전압의 높은 쪽에 연결되는 벅 컨버터 회로 구성에 적합하다. N형 MOSFET (NMOS)의 경우 게이트에 V_{in} +V_{GS}와 같은 전압을 인가해야 하지만, PMOS는 V_{in}을 초과하는 전압을 인가할 필요가 없다.[1]

PMOS의 주요 단점은 온 상태 성능이 좋지 않다는 것이다. 정공을 전하 운반자로 사용하기 때문에 전자보다 이동도가 훨씬 낮다. 저항률은 이동도와 직접적인 관계가 있으므로, 동일한 크기의 NMOS에 비해 PMOS는 R_{DSon} (온 상태의 드레인-소스 저항) 값이 3배 더 높다.[1]

P채널 MOSFET은 P+ 기판 위에 P 에피택셜층을 형성하고, 표면에 N형 바디와 고농도 P+ 층을 형성하여 만든다. 이 구조에서는 주요 캐리어가 정공이며, 전자에 비해 이동도가 낮기 때문에 온 저항이 커지고, N채널 MOSFET에 비해 스위칭 특성이 떨어진다.[1]

4. 주요 특성

전력 MOSFET의 주요 특성은 다음과 같다.


  • BVDSS (소스-드레인 간 내압): PN 다이오드의 애벌랜치 전압에 의해 결정된다.
  • Ron (온 저항): 소스에서 드레인까지 캐리어가 이동하는 경로의 저항의 총합으로 결정된다. 주요 요소로는 MOS의 채널 저항, N형 에피택셜층의 저항 등이 있다.


단극성 특성 때문에 전력 MOSFET은 매우 빠른 속도로 스위칭할 수 있다. 스위칭 속도의 유일한 내재적 제한은
그림 4: 전력 MOSFET의 내부 정전용량 위치
MOSFET의 내부 정전용량 때문이다. 이러한 정전용량은 트랜지스터가 스위칭될 때 충전 또는 방전되어야 한다. 게이트 정전용량을 통해 흐르는 전류가 외부 드라이버 회로에 의해 제한되기 때문에 이 과정은 상대적으로 느릴 수 있다.

4. 1. 내압 (BVDSS)

소스-드레인 간 내압(BVDSS)은 P형 바디층과 N형 에피택셜층으로 형성되는 PN 다이오드의 애벌랜치 전압에 의해 결정된다. 내압을 높이려면 N층의 불순물 농도를 낮추고 두께를 두껍게 해야 한다.

4. 2. 온 저항 (Ron)



온 저항(Ron)은 전력 MOSFET이 켜져 있을 때 소스와 드레인 사이에 흐르는 전류에 대한 저항이다. 이 값은 낮을수록 전력 손실이 줄어들어 효율이 높아진다.[39]

온 저항은 여러 요소들의 합으로 구성된다. 주요 구성 요소는 다음과 같다.

온 저항 구성 요소
요소설명
RS패키지 소스 터미널에서 MOSFET 채널 사이의 저항 (전선 연결, 소스 금속, N+ 우물 저항 등)
Rch채널 저항 (채널 폭에 반비례, 채널 밀도에 영향)
Ra축적층 저항 (게이트 전극 바로 아래 에피택시 영역, 전류 방향이 수평에서 수직으로 전환)
RJFETP 전이가 JFET 게이트를 형성, 전류 흐름 폭 감소
Rn에피택시막 저항 (차단 전압 유지, 고전압 MOSFET에서 온 저항의 주요 원인)
RD드레인 저항 (트랜지스터 기판 및 패키지 연결 저항, RS와 유사)


4. 2. 1. 온 저항과 항복 전압의 상보 관계 (Trade-off)

N- 에피택셜 층의 도핑 농도와 두께는 MOSFET의 항복 전압과 온 저항을 결정하는 주요 변수이다. 두꺼운 막과 저농도 도핑은 항복 전압을 높이지만, 얇은 막과 고농도 도핑은 온 저항을 낮춘다.[39]

전력 모스펫이 온 상태일 때 드레인과 소스 단자 사이에 저항(RDSon)이 발생한다. 이 저항은 다음 요소들의 합으로 구성된다.

  • RS (소스 저항): 패키지 소스 터미널에서 모스펫 채널 사이의 모든 저항 (예: 전선 연결, 소스 금속, N+ 우물 저항).
  • Rch (채널 저항): 채널 폭에 비례하며 채널 밀도에 영향을 받는다. 저전압 모스펫에서 RDSon의 주요 원인 중 하나이며, 셀 크기를 줄여 채널 밀도를 높이는 연구가 진행 중이다.
  • Ra ("축적층" 저항): 게이트 전극 바로 아래 에피택시 구역의 저항으로, 전류 방향이 수평에서 수직으로 바뀐다.
  • RJFET: P 전이가 JFET 트랜지스터의 게이트를 형성하여 전류 흐름 폭을 감소시키는 효과.
  • Rn (에피택시막 저항): 차단 전압을 유지하는 역할. 고전압 모스펫은 저농도 도핑, 두꺼운 막을 필요로 하며, 저전압 트랜지스터는 고농도 도핑, 얇은 막을 필요로 한다. 고전압 모스펫의 저항을 유발하는 주요 요소이다.
  • RD (드레인 저항): RS와 유사하며, 트랜지스터 기판 및 패키지 연결 저항을 포함한다.


고내압을 위해서는 N층의 불순물 농도를 낮추고 두께를 두껍게 해야 하지만, 이는 전류가 흐를 때 저항을 증가시킨다.

예를 들어, 60V 내압 소자는 온 저항이 100mΩ 이하로 전력 손실이 적지만, 400V 내압 소자는 온 저항이 1~10Ω으로 손실이 크다. 따라서 고전압, 대전류 용도에는 절연 게이트 바이폴라 트랜지스터(IGBT)가 주로 사용된다.

최근에는 탄화규소(SiC)계 반도체를 사용하여 고내압 MOSFET의 온 저항을 낮추는 기술이 개발되고 있다.

4. 3. 바디 다이오드

MOSFET 동작 원리는 소스를 N+ 영역에 연결하는 것이지만, 소스 금속은 N+과 P 전이를 연결한다. 이 경우 N 도핑된 소스와 드레인 사이의 유동적인 P 영역 때문에 베이스가 연결되지 않은 NPN 트랜지스터와 같아진다. 특정 조건(드레인 고전류, 온 상태 드레인-소스 전압이 특정 전압일 때)에서 기생 NPN 트랜지스터가 트리거되어 MOSFET을 제어할 수 없게 된다. 소스 금속화의 P 전이 연결은 에미터(MOSFET의 소스)의 기생 트랜지스터 베이스를 단락시켜 잘못된 래치를 방지한다.

이 해결책은 MOSFET의 드레인(캐소드)와 소스(애노드) 사이에 다이오드를 만들어 한 방향으로만 전류를 차단하게 한다.

5. 스위칭 동작



전력 MOSFET은 단극성 소자이므로 양극성 소자와 달리 소수 캐리어 제거가 불필요하여 매우 빠른 속도로 스위칭할 수 있다.[1]

스위칭 속도는 주로 MOSFET 내부의 전기 용량(커패시턴스)에 의해 제한된다(그림 4 참조).[1] 트랜지스터가 켜지거나 꺼질 때 이 전기 용량들을 충전 또는 방전해야 하기 때문이다. 게이트 전기 용량을 통과하는 전류는 외부 구동 회로에 의해 제한되므로 이 과정은 상대적으로 느릴 수 있다. 외부 구동 회로는 (전력 회로의 인덕턴스가 충분히 낮다고 가정할 때) 트랜지스터의 스위칭 속도를 결정한다.[1]

5. 1. 전기 용량 (Capacitances)

전력 MOSFET은 단극성 소자이므로 빠른 스위칭 속도를 가진다. 하지만 MOSFET 내부의 전기 용량(Capacitances) 때문에 스위칭 속도에 제한이 있는데, 이는 트랜지스터가 켜지거나 꺼질 때 이 전기 용량들이 충전 또는 방전되어야 하기 때문이다.

MOSFET 데이터시트에는 Ciss (입력 전기용량), Coss (출력 전기용량), Crss (역전달 전기용량)로 표시되기도 한다. 이들은 각각 다음과 같이 주요 커패시턴스로 표현할 수 있다.

\begin{matrix}

C_{iss} & = & C_{GS}+C_{GD}\\

C_{oss} & = & C_{GD}+C_{DS}\\

C_{rss} & = & C_{GD} \end{matrix}



여기서 CGS는 게이트-소스 커패시턴스, CGD는 게이트-드레인 커패시턴스, CDS는 드레인-소스 커패시턴스를 의미한다. 제조사들은 주로 트랜지스터에서 직접 측정할 수 있는 Ciss, Coss, Crss를 사용하지만, 여기서는 물리적인 의미를 고려하여 CGS, CGD, CDS를 사용한다.

5. 1. 1. 게이트-소스 커패시턴스 (CGS)

CGS영어 커패시턴스는 CoxN+, CoxP 및 Coxm의 병렬 연결로 구성된다(그림 4 참조). N+ 및 P 영역은 고농도로 도핑되어 있으므로, 앞의 두 커패시턴스는 일정하다고 간주할 수 있다. Coxm은 (폴리실리콘) 게이트와 (금속) 소스 전극 사이의 커패시턴스이므로, 이 또한 일정하다. 따라서 CGS를 일정한 커패시턴스로 간주하는 것이 일반적이다. 즉, 그 값은 트랜지스터 상태에 따라 달라지지 않는다.[1]

5. 1. 2. 게이트-드레인 커패시턴스 (CGD)

CGD 커패시턴스는 두 개의 기본적인 커패시턴스가 직렬로 연결된 것으로 볼 수 있다. 첫 번째는 산화막 커패시턴스(CoxD)로, 게이트 전극, 이산화 실리콘, 그리고 N 에피택시막 위에 의해 구성되며, 상수값을 가진다. 두 번째 커패시턴스(CGDj)는 MOSFET이 차단 상태일 때 공간 전하 영역의 확장에 의해 발생하며, 드레인-소스 전압에 의존하는 비선형 커패시턴스이다. CGD의 값은 다음과 같이 표현된다.

:C_{GD}=\frac{C_{oxD}\times C_{GDj}\left(V_{GD}\right)}{C_{oxD}+ C_{GDj}\left(V_{GD}\right)}

공간 전하 영역의 폭은 다음과 같다.[43]

:w_{GDj}=\sqrt{\frac{2\epsilon_{Si}V_{GD}}{qN}}

여기서 \epsilon_{Si}는 실리콘의 유전율, q는 전자 전하, N은 도핑 수준이다. CGDj의 값은 평면 축전기의 수식을 사용하여 근사할 수 있다.

:C_{DGj}=A_{GD}\frac{\epsilon_{Si}}{w_{GDj}}

여기서 AGD는 게이트-드레인 중첩의 표면적이다. 그러므로 다음과 같다.

:C_{GDj}\left(V_{GD}\right)=A_{GD}\sqrt{\frac{q\epsilon_{Si}N}{2V_{GD}}}

이 식에서 볼 수 있듯이, CGDj (그리고 CGD)는 게이트-드레인 전압에 따라 값이 변하는 커패시턴스이다. 이 전압이 증가하면 커패시턴스는 감소한다. MOSFET이 온 상태일 때는 CGDj가 단락되어 게이트-드레인 커패시턴스는 상수값인 CoxD와 동일하게 유지된다.

5. 1. 3. 드레인-소스 커패시턴스 (CDS)

소스 금속화가 P우물을 겹치는 것처럼(그림 1 참조), 드레인과 소스 단자는 PN 접합에 의하여 격리된다. 그러므로, CDS는 접합 전기용량이다. 이것은 비선형 전기용량이고 이 값은 CGDj와 동일한 방정식을 사용하여 계산할 수 있다.[1]

5. 2. 기타 동적 요소

전력 MOSFET은 단극성 소자이기 때문에 매우 빠른 속도로 스위칭할 수 있다. 실제로 양극성 소자와 같이 소수 캐리어를 제거할 필요가 없다. 스위칭 속도의 내부 제한은 MOSFET의 내부 전기 용량(커패시터) 때문이다. (그림 4 참조) 이러한 전기 용량은 트랜지스터가 전환될 때 반드시 충전하거나 방전되어야 한다. 게이트 전기 용량을 통과하는 전류는 외부 인가 회로에 의해 제한되기 때문에, 이는 상대적으로 느리게 처리될 수 있다. 이 회로는 실제로 (전원 회로가 낮은 인덕턴스라는 가정 하에) 트랜지스터의 통신 속도를 제어한다.[1]

동적 요소(축전기, 코일), 기생 저항, 바디 다이오드를 포함한 전력 MOSFET의 등가 회로


MOSFET을 동작시키기 위해서는 대부분의 경우 (대체 기술이 개발되더라도) 와이어 본딩을 사용하여 외부 회로와 연결해야 한다. 이러한 연결은 기생 인덕턴스를 나타내는데, 이는 MOSFET 기술 자체의 문제는 아니지만 빠른 통신 속도로 인해 중요한 영향을 미친다. 기생 인덕턴스는 트랜지스터가 차단되는 동안 전류를 일정하게 유지하고 초과 전압을 생성하는 경향이 있어 통신 손실을 증가시킨다.[1]

기생 인덕턴스는 MOSFET의 각 단자와 연관될 수 있으며, 이들은 서로 다른 효과를 낸다.[1]

  • 게이트 인덕턴스: 게이트의 전류 변화는 상대적으로 느리기 때문에 작은 인덕턴스 (수백 나노헨리 이하)를 갖는다. 그러나 어떤 경우에는 트랜지스터의 게이트 인덕턴스와 입력 전기 용량이 진동자를 만들 수 있다. 이는 (소자 파괴를 부르는) 매우 빠른 통신 손실을 야기하므로 최대한 피해야 한다. 일반적인 설계에서 기생 인덕턴스는 이러한 현상을 방지하기에 충분히 작아야 한다.[1]
  • 드레인 인덕턴스: MOSFET이 턴온될 때 드레인 전압을 감소시키는 경향이 있어 턴온 손실을 감소시킨다. 그러나 차단하는 동안에는 초과 전압을 생성하여 차단 손실을 증가시킨다.[1]
  • 소스 기생 인덕턴스: 드레인 인덕턴스와 동일한 동작을 하지만, 귀환 효과가 추가된다. 빠른 턴온 시작 시, 소스 인덕턴스로 인해 소스(다이 상)의 전압은 게이트 전압과 마찬가지로 상승할 수 있다. 내부 VGS 전압은 더 오랫동안 낮게 유지되므로 턴온이 지연된다. 빠른 턴오프 시작 시, 소스 인덕턴스를 통과하는 전류가 급격히 감소함에 따라 발생하는 전압은 (패키지 외부 리드에 대해) 음수가 되어 내부 VGS 전압을 상승시키고 MOSFET을 켜진 상태로 유지하여 턴오프를 지연시킨다. 즉, 소스 인덕턴스는 통신 시간을 길게 만들어 통신 손실을 증가시킨다.[1]

6. 동작 제한

데이터시트에 따르면, 제조사는 최대 게이트-소스 전압을 대략 20V로 표시하고 있으며, 이 한계를 초과하면 소자가 파괴될 수 있다. 또한, 높은 게이트-소스 전압은 MOSFET의 수명을 크게 단축시키지만, RDSon 감소에는 거의 또는 전혀 이점이 없다.[44] 이 문제를 해결하기 위해 게이트 드라이버 회로가 종종 사용된다.

전력 MOSFET은 다음과 같은 동작 제한을 가진다.

제한 요소설명
최대 드레인-소스 전압(꺼져 있을 때) 최대 정격 드레인-소스 전압을 초과하면 항복이 발생할 수 있다. 항복 전압을 초과하면 소자가 도통되어 과도한 전력 소모로 인해 소자 자체와 다른 회로 요소가 손상될 수 있다.[45]
최대 드레인 전류일반적으로 특정 값(최대 연속 드레인 전류) 이하를 유지해야 한다. 매우 짧은 시간 동안 더 높은 값에 도달할 수 있다(최대 펄스 드레인 전류). 드레인 전류는 저항 손실과 같은 내부 구성 요소 및 금속층의 전자 이동과 같은 다른 현상으로 인한 발열에 의해 제한된다.
최대 접합 온도MOSFET의 접합 온도(TJ)는 소자의 신뢰성 있는 동작을 위해 지정된 최대값 이하를 유지해야 한다. 패키징은 종종 몰딩 화합물 및 (사용되는 경우) 에폭시 특성으로 인해 최대 접합 온도를 제한한다. 최대 동작 주변 온도는 전력 소비 및 열 저항에 의해 결정된다. 접합-케이스 간 열 저항은 소자와 패키지에 고유하며, 케이스-주변 간 열 저항은 주로 기판/실장 레이아웃, 방열판 면적 및 공기/유체 흐름에 따라 달라진다. 전력 소비 유형은 열 용량 특성으로 인해 최대 작동 온도에 영향을 미친다. 포스터 네트워크와 같은 모델을 사용하여 전력 과도 현상으로부터 온도 역학을 분석할 수 있다.
안전 동작 영역(SOA)전력 MOSFET이 손상 없이 처리할 수 있는 드레인 전류와 드레인-소스 전압의 결합된 범위를 정의한다. 드레인 전류와 드레인-소스 전압 모두 각각의 최대값 이하를 유지해야 하지만, 그 곱도 장치가 처리할 수 있는 최대 전력 소산 이하를 유지해야 한다. 따라서 장치는 최대 전류와 최대 전압으로 동시에 작동할 수 없다.[40]


7. 기술

MOSFET은 1955년에서 1960년 사이에 벨 연구소에서 발명된 이후, 전력 전자공학 분야에 획기적인 발전을 가져왔다.[5][6][7][8][9][10] MOSFET의 발전은 전력 설계자들이 바이폴라 트랜지스터로는 불가능했던 성능과 집적도 수준을 달성할 수 있도록 해주었다.[11]

1969년, 히타치(Hitachi)는 최초의 수직 전력 MOSFET[12]을 선보였으며, 이는 나중에 VMOS(V-그루브 MOSFET)로 알려지게 되었다.[13] 같은 해, 전기시험소(Electrotechnical Laboratory)에서 자기 정렬 게이트를 갖춘 DMOS(이중 확산 MOSFET)가 최초로 발표되었다.[14][15] 1974년에는 도호쿠 대학(Tohoku University)의 니시자와 준이치(Jun-ichi Nishizawa)가 오디오용 전력 MOSFET을 발명했으며, 이는 곧 야마하(Yamaha Corporation)에서 하이파이(high fidelity) 오디오 증폭기(Audio power amplifier)에 사용되었다.[16] JVC, 파이오니아(Pioneer Corporation), 소니(Sony), 도시바(Toshiba)도 같은 해에 전력 MOSFET을 사용한 증폭기(amplifier)를 제조하기 시작했다.[16] 실리코닉스(Siliconix)는 1975년에 VMOS를 상업적으로 출시했다.[13]

이후 VMOS와 DMOS는 VDMOS(수직 DMOS)로 발전했다.[16] 1977년 HP 연구소(HP Labs) 연구팀은 DMOS 시제품을 제작하여 VMOS에 비해 낮은 온 저항과 높은 내압 등 장점을 입증했고,[13] 같은 해, 히타치는 평면형 DMOS인 LDMOS(측면 DMOS)를 선보였다. 히타치는 1977년부터 1983년까지 유일한 LDMOS 제조업체였으며, 이 기간 동안 LDMOS는 HH Electronics와 애슐리 오디오(Ashly Audio)와 같은 제조업체의 오디오 증폭기(audio power amplifier)에 사용되었고, 음악과 공공 주소 시스템(public address system)에 사용되었다.[16] 1995년 2G 디지털 이동통신 네트워크가 도입됨에 따라 LDMOS는 2G, 3G,[17] 4G와 같은 이동통신 네트워크에서 가장 널리 사용되는 RF 전력 증폭기(RF power amplifier)가 되었다.[18]

알렉스 리도우(Alex Lidow)는 1977년 스탠퍼드 대학교(Stanford University)에서 톰 허먼과 함께 육각형 전력 MOSFET인 HexFET를 공동 발명했고,[19] 1978년에 인터내셔널 렉티파이어(International Rectifier)에서 상용화되었다.[13][20]

초접합 MOSFET은 N− 에피택셜 층을 관통하는 P+ 칼럼을 사용하는 전력 MOSFET의 한 유형이다. P층과 N층을 적층하는 아이디어는 1978년 오사카 대학(Osaka University)에서 처음 제안되었으며,[22] 필립스의 데이비드 J. 코는 1984년에 미국 특허를 출원하여 1988년에 수여받은 교대로 p형과 n형 층을 갖는 초접합 MOSFET을 발명했다.[23]

전력 MOSFET은 주로 셀 구조를 반복하여 채널 밀도를 높이는 방식으로 개발되어 왔다.

7. 1. 배치

이 전력 모스펫은 네모 셀과 그물형 게이트를 지녔다.


이 모스펫의 게이트 배치는 병렬 줄무니로 구성된다.


전력 MOSFET의 전류 처리 능력은 게이트 채널 폭에 의해 결정된다. 비용과 크기를 최소화하기 위해 트랜지스터 다이 영역 크기를 가능한 작게 유지하는 것이 중요하다. 따라서 채널 표면적의 폭을 늘리거나, 즉 "채널 밀도"를 높이기 위한 최적화가 개발되었다. 이는 주로 MOSFET 다이의 전체 영역에 걸쳐 반복되는 셀 구조를 만드는 것으로 구성된다.

셀 구조에는 여러 가지 모양이 제안되었으며, 가장 유명한 것은 International Rectifier사의 HEXFET 장치에 사용되는 육각형 모양이다. 채널 밀도를 높이는 또 다른 방법은 기본 구조의 크기를 줄이는 것이다. 이를 통해 주어진 표면적에 더 많은 셀을 배치할 수 있으므로 채널 폭이 더 넓어진다. 그러나 셀 크기가 줄어들면 모든 셀의 적절한 접촉을 보장하기가 더 어려워진다.

이를 극복하기 위해 "스트라이프(strip)" 구조가 자주 사용된다. 이는 채널 밀도 측면에서 동등한 해상도의 셀 구조보다 효율이 낮지만 더 작은 피치를 처리할 수 있다. 평면 스트라이프 구조를 사용하는 MOSFET은 극심한 열 스트레스로 인한 애벌런치(avalanche) 고장 시에만 고장이 발생할 수 있다.[41]

7. 2. 구조



그림 2: 트렌치 게이트형 N채널 수직 MOSFET


1970년대 최초의 상용 전력 MOSFET이 출시된 이후, 다양한 구조가 연구되었다. 그러나 대부분은 '''수직 확산 MOS'''(VDMOS, 이중 확산 MOS 또는 DMOS라고도 함) 구조와 LDMOS(수평 확산 MOS) 구조에 밀려 채택되지 않았다.

VDMOS의 단면도(그림 1 참조)를 보면 소스 전극이 드레인 위에 위치하여 트랜지스터가 켜진 상태에서 전류가 주로 수직으로 흐르는 것을 알 수 있다. VDMOS에서 "확산"은 제조 공정을 의미한다. P 웰(그림 1 참조)은 확산 공정으로 만들어지는데, 실제로 P 영역과 N+ 영역을 얻기 위한 이중 확산 공정이므로 '이중 확산'이라는 이름이 붙었다.

전력 MOSFET은 일반적인 수평 MOSFET과 구조가 다르다. 대부분의 전력 소자와 마찬가지로 구조가 수직이며 평면이 아니다. 평면 구조에서는 전류와 항복 전압 등급이 모두 채널 치수(채널의 너비와 길이)에 따라 결정되므로 "실리콘 면적"을 비효율적으로 사용하게 된다. 수직 구조에서는 트랜지스터의 전압 등급은 도핑과 N 에피택셜 층의 두께(단면도 참조)에 따라 결정되고, 전류 등급은 채널 너비에 따라 결정된다. 이를 통해 트랜지스터는 작은 실리콘 조각 내에서 높은 차단 전압과 높은 전류를 모두 견딜 수 있다.

LDMOS는 수평 구조를 가진 전력 MOSFET이다. 주로 하이엔드 오디오 전력 증폭기[16]와 무선 셀룰러 네트워크의 RF 전력 증폭기(2G, 3G[17], 4G[18] 등)에 사용된다. LDMOS의 장점은 수직 MOSFET보다 포화 영역(바이폴라 접합 트랜지스터의 선형 영역에 해당)에서 더 나은 동작 특성을 보인다는 것이다. 수직 MOSFET은 스위칭 용도로 설계되었기 때문에 켜짐 또는 꺼짐 상태로만 사용된다.

DMOS(Double-Diffused MOSFET)는 파워 MOSFET의 기본적인 구조이다. N+ 기판 위에 형성된 N 에피택셜 층 표면에 저농도 P형 층(P 바디)과 고농도 N형 층을 이중 확산하여 형성한다(그림 1). 이 구조(단위 셀)가 다수 병렬로 접속되어 하나의 소자를 이룬다. 소자의 온 저항을 줄이려면 단위 셀을 미세화하는 것이 효과적이며, 표면에 홈을 형성하고 그 안에 게이트를 매립하여 단위 셀 면적을 줄이는 '''트렌치 게이트형'''이 개발되었다(그림 2).

소자의 내압은 N층의 불순물 농도와 두께에 따라 결정되며, 전류는 채널 길이에 따라 결정된다. 내압을 높이려면 N층의 불순물 농도를 낮추고 두께를 두껍게 해야 한다. 그러면 전류가 흐를 때 저항이 커진다.

'''P-기판 MOSFET (PMOS)'''

게이트 영역에 V자형 홈이 있는 VMOS 구조

  • VMOS 구조는 게이트 영역에 V자형 홈을 가지며, 최초의 상용 소자에 사용되었다.[42]

  • '''UMOS''' (트렌치-MOS) 전력 MOSFET 구조에서는 게이트 전극이 실리콘에 에칭된 트렌치(trench)에 매립된다. இதனால் 수직 채널이 형성된다. 이 구조의 가장 큰 장점은 JFET 효과가 없다는 것이다. UMOS라는 이름은 트렌치의 U자 모양에서 유래했다.

  • 특히 500V를 초과하는 전압의 경우, 인피니언 테크날러지스(Infineon Technologies)의 CoolMOS 제품을 포함한 일부 제조업체는 전하 보상 원리를 사용하기 시작했다. 이 기술을 사용하면 고전압 MOSFET 소자 저항의 가장 큰 요인(95% 이상)인 에피택셜 층의 저항을 5배 이상 줄일 수 있다.

  • 르네사스 일렉트로닉스(Renesas Electronics)는 초접합 MOSFET의 제조 효율과 신뢰성을 높이기 위해 딥 트렌치 공정 기술을 사용한 초접합 구조를 개발했다. 이 기술은 불순물이 적은 N형 물질에 트렌치를 식각하여 P형 영역을 형성하는 것을 포함한다. 이 공정은 다층 에피택셜 성장 방식에 내재된 문제를 해결하고 매우 낮은 온 저항과 감소된 내부 정전 용량을 제공한다.


P-N 접합 면적이 증가함에 따라 초접합 구조는 기존의 평면형 전력 MOSFET에 비해 역 회복 시간은 짧지만 역 회복 전류는 더 크다.

8. 응용 분야

전력 MOSFET은 세계에서 가장 널리 사용되는 전력 반도체 소자이다.[3] 2010년 기준으로 전력 MOSFET은 전력 트랜지스터 시장의 53%를 차지하여 절연 게이트 양극성 트랜지스터(27%), RF 전력 증폭기(11%), 그리고 바이폴라 접합 트랜지스터(9%)를 앞섰다.[24] 2018년 기준으로 연간 500억 개 이상의 전력 MOSFET이 출하되었다.[25] 여기에는 2017년 2월까지 1000억 개 이상의 제품이 판매된 트렌치 전력 MOSFET[26]과 2019년 기준으로 50억 개가 판매된 ST마이크로일렉트로닉스의 MDmesh(슈퍼정션 MOSFET)가 포함된다.[22]

전력 MOSFET은 다양한 분야에서 널리 사용되고 있으며, 주요 응용 분야는 다음과 같다.


  • 소비자 가전: 다양한 소비자 가전 제품에 널리 사용된다.[27][28]
  • 무선 통신: RF DMOS (RF 전력 MOSFET)는 무선 주파수(RF) 응용 분야를 위해 설계된 DMOS 전력 트랜지스터의 한 종류이다. 다양한 라디오 및 RF 응용 분야에 사용된다.[29][30]
  • 운송 수단: 다양한 운송 수단 기술[31][32][33]에 널리 사용되며, 이는 다양한 차량을 포함한다.
  • 자동차 산업: 자동차 전장품에 널리 사용된다.[37][38][27]
  • 기타: 전력 MOSFET(DMOS, LDMOS, VMOS 포함)은 DC-DC 컨버터, AC-DC 컨버터, 모터 제어, 조명 제어 등 다양한 다른 응용 분야에 널리 사용된다.

참조

[1] 웹사이트 IRLZ24N, 55V N-Channel Power MOSFET, TO-220AB package; Infineon. https://www.infineon[...]
[2] 서적 The Industrial Electronics Handbook https://books.google[...] CRC Press 1997
[3] 웹사이트 Power MOSFET Basics http://www.aosmd.com[...] 2019-07-29
[4] 서적 High Performance Audio Power Amplifiers https://archive.org/[...] Elsevier 1996
[5] 특허 Oxidation of semiconductive surfaces for controlled diffusion https://patents.goog[...] 1957-08-13
[6] 학술지 Surface Protection and Selective Masking during Diffusion in Silicon https://iopscience.i[...] 1957
[7] 학술지 Silicon-Silicon Dioxide Surface Device https://doi.org/10.1[...] 1961
[8] 서적 History of Semiconductor Engineering Springer-Verlag Berlin Heidelberg 2007
[9] 학술지 The mechanisms for silicon oxidation in steam and oxygen https://linkinghub.e[...] 1960
[10] 서적 History of Semiconductor Engineering Springer Science & Business Media 2007
[11] 뉴스 Rethink Power Density with GaN https://www.electron[...] Electronic Design 2019-07-23
[12] 서적 Fet Technology and Application https://books.google[...] CRC Press 1988
[13] 학술지 Advances in Discrete Semiconductors March On https://www.powerele[...] Informa 2019-07-31
[14] 학회 Diffusion Selfaligned MOST; A New Approach for High Speed Device 1969-09
[15] 학회 Modelling of the double-diffused MOST's with self-aligned gates 1972-12
[16] 서적 High Performance Audio Power Amplifiers https://archive.org/[...] Elsevier 1996
[17] 서적 Silicon RF Power MOSFETS https://books.google[...] World Scientific 2005
[18] 서적 5G Mobile Communications: Concepts and Technologies https://books.google[...] CRC Press 2018
[19] 웹사이트 SEMI Award for North America http://www.semi.org/[...] SEMI 2016-08-05
[20] 뉴스 International Rectifier's Alex Lidow and Tom Herman Inducted Into Engineering Hall of Fame https://www.business[...] Business Wire 2004-09-14
[21] 서적 The IGBT Device: Physics, Design and Applications of the Insulated Gate Bipolar Transistor https://books.google[...] William Andrew 2015
[22] 뉴스 MDmesh: 20 Years of Superjunction STPOWER MOSFETs, A Story About Innovation https://blog.st.com/[...] STMicroelectronics 2019-09-11
[23] 특허 US Patent 4,754,310 https://patents.goog[...]
[24] 뉴스 Power Transistor Market Will Cross $13.0 Billion in 2011 http://www.icinsight[...] IC Insights 2011-06-21
[25] 학술지 Buyers can expect 30-week lead times and higher tags to continue for MOSFETs http://www.electroni[...] 2018-09-10
[26] 학술지 The Trench Power MOSFET: Part I—History, Technology, and Prospects https://www.research[...] 2017-02-23
[27] 웹사이트 MOSFET https://www.infineon[...]
[28] 웹사이트 Infineon EiceDRIVER gate driver ICs https://www.infineon[...] 2019-08
[29] 웹사이트 RF DMOS Transistors https://www.st.com/e[...]
[30] 웹사이트 AN1256: Application note {{ndash}} High-power RF MOSFET targets VHF applications https://www.st.com/c[...] 2007-07
[31] 서적 Handbook of Automotive Power Electronics and Motor Drives https://books.google[...] CRC Press 2017
[32] 웹사이트 Infineon Solutions for Transportation https://www.infineon[...] 2013-06
[33] 웹사이트 HITFETs: Smart, Protected MOSFETs https://www.infineon[...]
[34] 웹사이트 CMOS Sensors Enable Phone Cameras, HD Video https://spinoff.nasa[...] NASA
[35] 서적 Nanometer CMOS ICs: From Basics to ASICs https://books.google[...] Springer 2017
[36] 서적 Low Voltage Power MOSFETs: Design, Performance and Applications https://archive.org/[...] Springer Science+Business Media 2011
[37] 웹사이트 Automotive Power MOSFETs https://www.fujielec[...] 2019-08-10
[38] 논문 The Trench Power MOSFET—Part II: Application Specific VDMOS, LDMOS, Packaging, Reliability 2017
[39] 서적 Modern semiconductor device physics John Wiley and Sons, Inc 1998
[40] 서적 Les transistors MOS de puissance Lavoisier 2003
[41] 웹사이트 Extremely Rugged MOSFET Technology with Ultra-low RDS(on) Specified for A Broad Range of EAR Conditions http://www.irf.com/t[...] 2022-04-26
[42] 서적 POWER MOSFETS: Theory and Applications John Wiley and Sons, Inc 1989
[43] 서적 현대 반도체 소자 물리학 John Wiley and Sons, Inc 1998
[44] 서적 Les transistors MOS de puissance Lavoisier 2003
[45] 서적 전력 반도체 소자 PWS 1996
[46] 서적 전력 모스펫: 이론과 응용 John Wiley and Sons, Inc 1989


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com