맨위로가기

설계 가능 논리 소자

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

설계 가능 논리 소자(PLD)는 사용자가 회로 설계를 변경할 수 있는 집적 회로의 일종이다. 초기에는 퓨즈를 이용한 PAL, EEPROM 기반의 GAL, CPLD가 개발되었고, 이후 게이트 어레이를 기반으로 하는 FPGA가 등장했다. PLD는 PAL, PLA, GAL, CPLD, FPGA 등으로 분류되며, 실리콘 안티퓨즈, SRAM, EPROM, EEPROM, 플래시 메모리 등 다양한 방식으로 회로를 구성한다. PLD는 ASIC의 프로토타입 제작, 슈퍼컴퓨터 가속기, 개인용 컴퓨터, 통신 및 네트워크 장비, 디지털 방송 장비, 웹 서버 및 가속기 등 다양한 분야에 활용된다.

더 읽어볼만한 페이지

  • 게이트 어레이 - FPGA
    FPGA(Field-Programmable Gate Array)는 사용자가 하드웨어 설계를 변경할 수 있는 집적 회로이며, CPLD에서 파생되어 다양한 제조 기술을 사용하고 디지털 신호 처리, 통신 등 여러 분야에 활용된다.
  • 게이트 어레이 - 하드웨어 가속
    하드웨어 가속은 성능 향상을 위해 특정 연산을 전용 하드웨어로 처리하는 기술이며, 병렬 처리를 통해 연산 속도를 높이지만 유연성이 감소하고 비용이 증가하는 특징을 갖는다.
  • 디지털 전자공학 - 트랜지스터-트랜지스터 논리
    트랜지스터-트랜지스터 논리(TTL)는 1961년 제임스 L. 부이에 의해 발명된 바이폴라 접합 트랜지스터 기반의 디지털 회로 기술로, 텍사스 인스트루먼츠의 7400 시리즈를 통해 널리 사용되었으며, 저렴한 비용으로 디지털 기술 발전에 기여했다.
  • 디지털 전자공학 - 플립플롭
    플립플롭은 1비트 이상의 정보를 저장하는 디지털 논리 회로로, 에클스-조던 트리거 회로에서 기원하여 SR, D, T, JK 등 다양한 유형으로 구현되며, 컴퓨터 기억 장치의 기본 구성 요소로 사용되지만 타이밍 요소에 민감하게 설계해야 한다.
  • 반도체 - N형 반도체
    N형 반도체는 전자를 주된 전하 운반체로 사용하는 반도체이다.
  • 반도체 - 띠구조
    띠구조는 결정 내 전자의 에너지 범위를 나타내는 개념으로, 에너지 띠와 띠틈으로 구성되며, 도체, 절연체, 반도체의 전기적 특성을 결정하는 데 중요한 역할을 한다.
설계 가능 논리 소자
개요
종류집적 회로
용도디지털 회로 구현
특징재구성 가능
상세 정보
프로그래밍 방식하드웨어 프로그래밍
구조논리 블록
배선망
주요 제조사자일링스
인텔 (알테라)
래티스 반도체
종류
단순 PLD (SPLD)PAL (Programmable Array Logic)
GAL (Generic Array Logic)
PLA (Programmable Logic Array)
복합 PLD (CPLD)CPLD (Complex Programmable Logic Device)
FPGA (Field-Programmable Gate Array)FPGA (Field-Programmable Gate Array)

2. 역사

프로그래머블 논리 소자(PLA)는 프로그래밍 가능한 AND 게이트 배열을 가지며, 이 배열은 프로그래밍 가능한 OR 게이트 배열에 연결되고, 조건에 따라 출력을 생성할 수 있다. PLA는 ROM과 유사하지만, 모든 변수를 디코딩하거나 모든 민텀을 생성하지는 않는다.[2]

일반적인 집적 회로(IC, LSI)는 설계 시 사양과 기능이 정해져 제조 시 회로가 고정되므로 나중에 변경할 수 없다. 반면, 프로그래머블 로직 디바이스는 출하 시 특정 회로가 정의되지 않아, 사용자가 직접 회로 구성 정보를 설정해야 기능을 발휘한다.

초기 프로그래머블 로직 디바이스는 주로 사전 설정 후 사용되었고, 동작 중 회로 변경은 드물었다. 그러나 최근에는 시스템 기동 시 또는 동작 중에도 회로를 변경할 수 있는 리컨피겨러블 디바이스가 등장했다. 특히 동작 중 회로 변경이 가능한 것은 다이내믹 리컨피겨러블 디바이스라고 불린다. 기존의 기동 시나 동작 중 구성 변경이 불가능한 디바이스는 '''컨피겨러블 디바이스'''라고 한다.

ASIC과 같은 LSI 개발은 기술 자산, 설비 정비, IP 구매 비용 등 높은 초기 비용이 발생한다. 일반적인 LSI는 제조 후 수정이 불가능하여 설계 시 철저한 최적화가 필요하며, 장기간의 설계와 검증으로 개발 비용이 증가한다. 또한, LSI 설계부터 제조까지 많은 공정은 재사용이 불가능한 투자(NRE 코스트)가 매우 높다.

하지만 프로그래머블 로직 디바이스는 회로를 재설정하여 재사용 및 수정이 가능하므로 설계·검증 비용이 절감되고, 칩 제조를 하지 않아 NRE 비용도 낮다.

이러한 특징으로 인해 ASIC의 시제품, 차세대 휴대 전화 기지국 등 사양 변경이 예상되는 제품, 규격 제정 중 하드웨어 변경이 필요한 제품, 논리 설계 기술 습득을 위한 실험 회로 등 다양한 분야에 활용된다.

2. 1. 초기 PLD

1969년, 모토로라(Motorola)는 12개의 게이트와 30개의 미지정 입/출력 핀을 가진 마스크 프로그래밍 가능한 게이트 배열인 XC157을 출시했다.[3]

1970년, 텍사스 인스트루먼트(Texas Instruments)는 IBM의 읽기 전용 연관 메모리 (ROAM)를 기반으로 하는 마스크 프로그래밍 가능한 IC를 개발했다. TMS2000이라 불리는 이 장치는 IC 생산 과정에서 금속 레이어를 변경하여 프로그래밍되었다. TMS2000은 최대 17개의 입력과 18개의 출력, 그리고 메모리를 위한 8개의 JK 플립플롭을 가지고 있었다. TI는 이 장치에 대해 ''프로그래머블 로직 어레이''(PLA)라는 용어를 사용했다.[4]

1971년, 제너럴 일렉트릭(General Electric) (GE)은 프로그래머블 읽기 전용 메모리(PROM) 기술을 기반으로 하는 프로그래머블 로직 소자를 개발하고 있었다. 이 실험 장치는 IBM의 ROAM을 개선하여 멀티 레벨 로직을 허용했다. 인텔이 막 부동 게이트 UV EPROM을 출시했기에, GE 연구원은 이 기술을 통합했다. GE 장치는 최초의 지울 수 있는 PLD였으며, 알테라(Altera) EPLD보다 10년 이상 앞섰다. GE는 프로그래머블 로직 소자에 대한 여러 초기 특허를 획득했다.[5][6][7]

1973년 내셔널 세미컨덕터(National Semiconductor)는 메모리 레지스터가 없는 14개의 입력과 8개의 출력을 가진 마스크 프로그래밍 가능한 PLA 장치(DM7575)를 출시했다. 이는 TI 부품보다 더 인기가 있었지만, 금속 마스크 제작 비용이 사용을 제한했다. 이 장치는 1975년 시그네틱스(Signetics)에서 생산한 필드 프로그래밍 가능한 로직 어레이인 82S100의 기반이 되었기 때문에 중요했다.[8][9]

1974년 GE는 GE의 혁신 기술을 통합한 마스크 프로그래밍 가능한 로직 소자를 개발하기 위해 모놀리식 메모리(Monolithic Memories) (MMI)와 계약을 맺었다. 이 장치는 ''프로그래머블 연관 로직 어레이'' (PALA)로 명명되었다. MMI 5760은 1976년에 완성되었으며 100개 이상의 게이트로 구성된 멀티 레벨 또는 시퀀셜 회로를 구현할 수 있었다. 이 장치는 부울 방정식을 장치 구성용 마스크 패턴으로 변환하는 GE 설계 환경에서 지원되었다. 이 부품은 시장에 출시되지 않았다.[10]

2. 2. PAL, GAL, CPLD의 발전

초기의 프로그래머블 장치는 회로 정보를 보관하기 위해 미세한 휴즈를 사용하는 PAL이었다. 그 후, EEPROM의 기능을 이용한 GAL과 두 가지 구조를 복합적으로 만들어 용량을 확대한 CPLD가 등장했다. 이러한 장치들은 기존의 LSI를 서로 연결하는 부가 로직에 사용되었다.

PAL의 개선된 버전은 1985년 래티스 반도체에서 발명된 범용 어레이 로직 장치, 즉 GAL이다.[2] 이 장치는 PAL과 동일한 논리적 특성을 가지지만 지우고 다시 프로그래밍할 수 있다.[2] GAL은 논리의 컴퓨터 버그를 재프로그래밍하여 수정할 수 있는 설계의 프로토타입 제작 단계에서 매우 유용하다.[2] GAL은 PAL 프로그래머를 사용하여 프로그래밍 및 재프로그래밍되거나, 이를 지원하는 칩의 경우 인서킷 프로그래밍 기술을 사용하여 프로그래밍 및 재프로그래밍된다.[2]

래티스 GAL은 CMOS와 전기적으로 소거 가능한 (E2) 플로팅 게이트 기술을 결합하여 고속, 저전력 논리 장치를 구현한다.[3] PEEL(programmable electrically erasable logic)이라고 하는 유사한 장치는 International CMOS Technology(ICT)에서 도입했다.[3]

PAL과 GAL은 수백 개의 논리 게이트에 해당하는 소규모 크기로만 제공된다.[4] 더 큰 논리 회로의 경우 복합 PLD 또는 CPLD를 사용할 수 있다.[4] 이들은 하나의 집적 회로 내에서 프로그래밍 가능한 상호 연결로 연결된 여러 PAL과 동일한 기능을 포함한다.[4] CPLD는 수천 개 또는 심지어 수십만 개의 논리 게이트를 대체할 수 있다.[4]

일부 CPLD는 PAL 프로그래머를 사용하여 프로그래밍되지만, 이 방법은 수백 개의 핀이 있는 장치에는 불편해진다.[5] 프로그래밍의 두 번째 방법은 장치를 인쇄 회로 기판에 납땜한 다음 개인용 컴퓨터에서 직렬 데이터 스트림을 공급하는 것이다.[5] CPLD에는 데이터 스트림을 디코딩하고 지정된 논리 기능을 수행하도록 CPLD를 구성하는 회로가 포함되어 있다.[5] 알테라 및 아트멜(현재 Microchip)과 같은 일부 제조업체는 JTAG를 사용하여 .JAM 파일에서 회로 내 CPLD를 프로그래밍한다.[5]

CPLD는 수백 개의 논리 구성체가 있고, 대부분 EEPROM의 구조로 구성되어 있다.[1]

2. 3. FPGA의 등장

FPGA의 초기 예로는 1970년대 후반에 Signetics에서 출시한 82S100 어레이와 82S105 시퀀서가 있다.[11][12][13] 82S100은 AND 항의 어레이였고, 82S105는 플립플롭 기능도 가지고 있었다.

FPGA는 논리 게이트 그리드를 사용하며, 저장되면 일반적인 게이트 어레이와 유사하게 데이터가 변경되지 않는다. "필드 프로그램 가능"이라는 용어는 장치가 제조업체가 아닌 고객에 의해 프로그래밍된다는 것을 의미한다. FPGA와 게이트 어레이는 유사하지만 게이트 어레이는 제작 과정에서 공장에서만 구성할 수 있다는 차이점이 있다.

FPGA는 일반적으로 더 큰 CPLD와 유사한 방식으로 회로 기판에 납땜된 후에 프로그래밍된다. 대부분의 더 큰 FPGA에서 구성은 휘발성이며 전원이 공급되거나 다른 기능이 필요할 때마다 장치에 다시 로드해야 한다. 구성은 일반적으로 구성 PROM, EEPROM 또는 플래시 메모리에 저장된다.[14] EEPROM 버전은 (일반적으로 JTAG를 통해) 시스템 내 프로그래밍이 가능할 수 있다.

FPGA와 CPLD의 차이점은 FPGA는 내부적으로 룩업 테이블(LUT)을 기반으로 하는 반면, CPLD는 sea-of-gates(예: 곱의 합)로 논리 기능을 형성한다는 것이다. CPLD는 더 간단한 설계를 위한 것이며 FPGA는 더 복잡한 설계를 위한 것이다. 일반적으로 CPLD는 광범위한 조합 논리 애플리케이션에 적합하며 FPGA는 마이크로프로세서와 같은 대규모 상태 머신에 더 적합하다.

3. 종류

설계 가능 논리 소자의 종류에는 프로그래머블 논리 소자(PLD)가 있으며, 이는 다시 소규모 PLD, CPLD, FPGA 등으로 나뉜다.

소규모 PLD는 초기에 미세한 퓨즈를 사용하여 회로 정보를 저장하는 PAL 형태로 개발되었다. 이후 EEPROM 기능을 이용한 GAL, 그리고 이 두 구조를 복합하여 용량을 확대한 CPLD가 등장하였다. 이러한 장치들은 기존 LSI를 서로 연결하는 부가 로직에 사용되었다.


  • PAL은 "곱의 합" 이진 논리 방정식을 구현하기 위해 "고정 OR, 프로그래밍 가능한 AND" 평면에 배열된 트랜지스터 셀 배열을 가지고 있다. 1978년 MMI에서 개발되었으며, 이후 여러 회사에서 세컨드 소스로 생산되었다.
  • GAL은 래티스 반도체에서 개발하였으며, PAL과 동일한 논리적 특성을 가지지만, 지우고 다시 프로그래밍할 수 있다는 장점이 있다.
  • EPLD는 EPROM과 동일한 기술을 사용하여 UV 광선으로 지울 수 있다.[15][16]
  • EEPLD는 EEPROM과 동일한 기술을 사용하여 전기적으로 지울 수 있다.[15][16]


CPLD(복합 프로그래머블 논리 소자, Complex Programmable Logic Device)는 PAL이나 GAL보다 규모가 큰 PLD로, 수백 개의 논리 엘리먼트로 구성되며, 대부분 EEPROM 아키텍처로 구성된다.[1] PAL과 GAL은 수백 개의 논리 게이트 수준이지만, CPLD는 수천 개 또는 수십만 개의 논리 게이트를 대체할 수 있다.[3]

FPGA(Field Programmable Gate Array)는 사용자가 독자적인 논리 회로를 구성할 수 있는 게이트 어레이의 일종으로, 1,000 논리 구성체(약 20,000 게이트) 이상인 경우가 많다.[11][12][13] FPGA는 내부적으로 룩업 테이블(LUT)을 기반으로 하는 반면, CPLD는 sea-of-gates(예: 곱의 합)로 논리 기능을 형성하여 설계 복잡도에서 차이가 난다.

3. 1. 소규모 PLD

초기 프로그래머블 장치는 미세한 휴즈를 사용하여 회로 정보를 보관하는 PAL이었다. 이후 EEPROM 기능을 이용한 GAL, 그리고 이 두 구조를 복합하여 용량을 확대한 CPLD가 등장하였다. 이러한 장치들은 기존 LSI를 서로 연결하는 부가 로직에 사용되었다.

PAL 소자는 "곱의 합" 이진 논리 방정식을 구현하기 위해 "고정 OR, 프로그래밍 가능한 AND" 평면에 배열된 트랜지스터 셀 배열을 가지고 있으며, 입력과 출력, 그리고 출력에서 동기 또는 비동기 피드백을 지원한다.

1978년 MMI는 프로그래머블 어레이 로직(PAL)이라는 획기적인 소자를 출시했다. PAL은 프로그래밍 가능한 OR 어레이를 생략하여 Signetics의 FPLA보다 더 간단하고, 빠르며, 저렴했다. PAL은 20핀 300mil DIP 패키지로 제공되었지만, FPLA는 28핀 600mil DIP 패키지로 제공되었다. PAL 핸드북은 설계 과정을 쉽게 이해하도록 도왔고, PALASM 설계 소프트웨어(PAL 어셈블러)는 엔지니어의 부울 방정식을 부품 프로그래밍에 필요한 퓨즈 패턴으로 변환했다. PAL 소자는 곧 National Semiconductor, Texas Instruments 및 AMD에서 세컨드 소스로 생산되었다.

MMI가 20핀 PAL 부품으로 성공한 후, AMD는 추가 기능을 갖춘 24핀 22V10 PAL을 출시했다. 1987년 MMI 인수 후, AMD는 통합 운영 부서를 Vantis로 분사했고, 이 사업부는 1999년 Lattice Semiconductor에 인수되었다.

래티스 반도체는 1985년 PAL을 개선한 GAL(Generic Array Logic)을 발명했다. GAL은 PAL과 동일한 논리적 특성을 가지지만, 지우고 다시 프로그래밍할 수 있다. GAL은 논리의 컴퓨터 버그를 재프로그래밍하여 수정할 수 있어 설계 프로토타입 제작 단계에서 매우 유용하다. GAL은 PAL 프로그래머를 사용하거나, 이를 지원하는 칩의 경우 인서킷 프로그래밍 기술을 사용하여 프로그래밍 및 재프로그래밍된다.

래티스 GAL은 CMOS와 전기적으로 소거 가능한 (E2) 플로팅 게이트 기술을 결합하여 고속, 저전력 논리 장치를 구현한다. International CMOS Technology(ICT)에서는 PEEL(programmable electrically erasable logic)이라는 유사한 장치를 도입했다.

EPROM과 동일한 기술을 사용하는 EPLD는 UV 광선에 노출되면 지워지도록 패키지에 석영 창이 있다.[15][16]

EEPROM과 동일한 기술을 사용하는 EEPLD는 전기적으로 지울 수 있다.[15][16]

협의의 PLD(Programmable Logic Device)는 소규모 프로그래머블 로직 디바이스인 PAL(Programmable Array Logic)과 GAL(Generic Array Logic)을 통칭한다. 광의의 PLD는 CPLD 및 FPGA를 포함한다.

  • PAL: AND 어레이는 재작성 가능하고, OR 어레이는 고정됨.
  • PLA: AND 어레이와 OR 어레이 모두 재작성 가능함.
  • GAL, PLD: AND 어레이는 재작성 가능하고, OR 어레이는 고정되어 있으며, OR 어레이의 출력을 AND 어레이에 입력 가능.

3. 2. CPLD (Complex Programmable Logic Device)

CPLD(복합 프로그래머블 논리 소자, Complex Programmable Logic Device)는 PAL이나 GAL보다 규모가 큰 PLD로, 수백 개의 논리 엘리먼트로 구성되며, 대부분 EEPROM 아키텍처로 구성된다.[1]

내부 구조는 PLD(1 매크로 셀)를 여러 개 집적하고, 이들을 내부 버스로 연결한 구조로 되어 있다.[2]

PAL과 GAL은 수백 개의 논리 게이트에 해당하는 소규모로만 제공된다. 더 큰 논리 회로의 경우 CPLD를 사용할 수 있다. CPLD는 하나의 집적 회로 내에서 프로그래밍 가능한 상호 연결로 연결된 여러 PAL과 동일한 기능을 포함하며, 수천 개 또는 수십만 개의 논리 게이트를 대체할 수 있다.[3]

일부 CPLD는 PAL 프로그래머를 사용하여 프로그래밍되지만, 이 방법은 수백 개의 핀이 있는 장치에는 불편하다. 다른 프로그래밍 방법은 장치를 인쇄 회로 기판에 납땜한 다음 개인용 컴퓨터에서 직렬 데이터 스트림을 공급하는 것이다. CPLD에는 데이터 스트림을 디코딩하고 지정된 논리 기능을 수행하도록 CPLD를 구성하는 회로가 포함되어 있다. 알테라(Altera) 및 아트멜(Atmel (현재 Microchip))과 같은 일부 제조업체는 JTAG를 사용하여 .JAM 파일에서 회로 내 CPLD를 프로그래밍한다.[4]

쓰기 방법은 다음과 같다.[5]

  • 플래시 ROM
  • EEPROM, EPROM
  • 안티퓨즈

3. 3. FPGA (Field Programmable Gate Array)

FPGA(Field Programmable Gate Array)는 사용자가 독자적인 논리 회로를 구성할 수 있는 게이트 어레이의 일종으로, 1,000 논리 구성체(약 20,000 게이트) 이상인 경우가 많다.[11][12][13]

FPGA는 회로 기판에 납땜된 후 프로그래밍되며, 대부분 구성은 휘발성이므로 전원이 공급될 때마다 다시 로드해야 한다. 구성은 주로 PROM, EEPROM 또는 플래시 메모리에 저장된다.[14]

FPGA는 내부적으로 룩업 테이블(LUT)을 기반으로 하는 반면, CPLD는 sea-of-gates(예: 곱의 합)로 논리 기능을 형성하여, 설계 복잡도에서 차이가 난다. CPLD는 주로 조합 논리 애플리케이션에, FPGA는 마이크로프로세서와 같은 대규모 상태 머신에 적합하다.

내부 구조는 4입력 정도의 조합 회로와 순서 회로로 구성된 논리 블록이 격자 모양으로 배치되고, 그 사이 배선은 크로스바 스위치로 연결되는 구조를 갖는다.

FPGA는 회로 정보를 저장하는 방식에 따라 SRAM형과 EEPROM형으로 나뉜다. (자세한 내용은 하위 섹션 참조)

3. 3. 1. SRAM형 FPGA

내부에 다수의 LUT(Look Up Table), D-FF, 라우팅 자원을 탑재하고 있어서, 이것들을 조합하여 회로를 구성하는 형식이 대부분이다. LUT의 내용, D-FF의 동작 모드, 라우팅 정보는 SRAM에 저장된다. 전원을 끄면 회로 정보가 휘발되기 때문에 외부 ROM을 연결해 전원이 들어올 때 회로 정보를 로드하고 나서 사용되는 형식이 일반적이다.[1] 최근에는 컴팩트플래시에 회로 정보 파일을 저장해서, FPGA에 전송하여 LSI가 초기화되는 경우도 있다.

SRAM형 FPGA는 CPU, 연산기, 주변 회로에 적용 가능한 다양한 IP를 제공한다. CPU에 이런 기능을 포함시킨 소자도 있다.

SRAM형 소자는 EEPROM형 소자와 달리 구성 정보 갱신이 비교적 용이하고 고속이며, 시스템 동작 중에 구성을 변경하는 사용법도 가능하다. 이러한 특징 때문에 리컨피겨러블 소자나 다이내믹 리컨피겨러블 소자를 구현하기 위한 기본적인 구성이 되고 있다.

3. 3. 2. EEPROM형 FPGA

FPGA에는 회로 정보를 유지하는 요소로 EEPROM을 사용하는 장치가 있다. 이는 회로 설정을 변경하는 데 시간이 걸리는 반면, 전원을 꺼도 회로 정보를 유지하므로 전원 투입 후 즉시 사용할 수 있으며, 회로 정보를 내부에 가지고 있어 설계 노하우가 유출되지 않는다는 장점도 있다.[17]

4. 구성 방식

PLD는 논리 소자와 메모리 장치의 조합으로 구성된다. 메모리는 칩에 제공된 패턴을 저장하는 데 사용되며, 구성 정보를 저장하는 방식은 다음과 같다.



CPLD는 대부분 전기적으로 프로그래밍 및 삭제가 가능하고 비휘발성을 가진다. 이는 소형화된 CPLD에서 SRAM 셀을 매번 프로그래밍하는 불편함과 석영 창이 있는 세라믹 패키지를 사용하는 EPROM 셀의 높은 가격 때문이다.[1]

4. 1. 실리콘 안티퓨즈

실리콘 안티퓨즈는 칩 내부의 수정된 실리콘 영역에 전압을 가하여 만들어지는 연결이다. 일반 퓨즈와 반대 방향으로 작동하기 때문에 안티퓨즈라고 불린다. 일반 퓨즈는 전류에 의해 끊어질 때까지 연결로 시작한다.[1]

4. 2. SRAM (Static Random Access Memory)

SRAM(Static Random Access Memory)형 설계 가능 논리 소자(PLD)는 내부에 여러 LUT(Look Up Table), D-FF(D 플립플롭), 라우팅 자원을 가지고 있어 이들을 조합하여 회로를 구성한다. LUT의 내용, D-FF의 동작 모드, 라우팅 정보는 SRAM에 저장된다. SRAM은 휘발성 메모리이므로 전원을 끄면 내용이 손실되기 때문에, 전원을 켤 때마다 회로를 프로그래밍해야 한다.[1]

SRAM 기반 PLD는 회로를 켤 때마다 외부 ROM에서 회로 정보를 로드하는 것이 일반적이다. 최근에는 컴팩트플래시에 회로 정보 파일을 저장하여 FPGA에 전송, LSI를 초기화하기도 한다.[1]

SRAM형 소자는 EEPROM형 소자와 달리 구성 정보 갱신이 비교적 쉽고 빠르며, 시스템 동작 중 구성을 변경하는 것도 가능하다. 이러한 특징은 리컨피겨러블 소자나 다이내믹 리컨피겨러블 소자를 구현하는 데 기본적인 구성 요소가 된다.[1]

4. 3. EPROM (Erasable Programmable Read-Only Memory) / EEPROM (Electrically Erasable Programmable Read-Only Memory)

MOSFET(금속 산화물 반도체 전계 효과 트랜지스터 또는 MOS 트랜지스터)의 게이트 전극에 전하를 가두어 정보를 저장하는 방식이다. 정보를 지우는 방법에 따라 자외선을 사용하는 EPROM과 전기적인 방식을 사용하는 EEPROM으로 나뉜다.

EPROM 메모리 셀은 PAL 프로그래머를 통해 정보를 저장한다. 저장된 정보는 수년 동안 유지되며, 정보를 지우기 위해서는 EPROM 지우개라는 장치를 사용하여 칩에 강한 자외선을 노출시켜야 한다.[1]

플래시 메모리는 EEPROM의 일종으로, 플로팅 게이트 MOSFET 메모리 셀에 정보를 저장하며 전원을 끄더라도 내용이 유지되는 비휘발성 메모리이다. 필요에 따라 정보를 지우고 다시 프로그래밍할 수 있어, 자주 재프로그래밍이 필요한 PLD(주로 프로토타입 제작에 사용)에 유용하다. 플래시 메모리는 EPROM과 유사하게 가두어진 전하를 사용하여 정보를 저장하지만, 정보를 유지하는 기간은 EPROM보다 짧을 수 있다.[1]

2005년을 기준으로 대부분의 CPLD는 전기적으로 프로그래밍 및 삭제가 가능하고 비휘발성을 가진다. 이는 소형화된 CPLD에서 SRAM 셀을 매번 프로그래밍하는 불편함과 석영 창이 있는 세라믹 패키지를 사용하는 EPROM 셀의 높은 가격 때문이다.[1]

4. 4. 플래시 메모리

플래시 메모리는 비휘발성 메모리로, 전원을 꺼도 내용이 유지된다. 플로팅 게이트 MOSFET 메모리 셀에 정보를 저장하며, 필요에 따라 지우고 다시 프로그래밍할 수 있다.[1] 이는 프로토타입에 사용되는 PLD와 같이 자주 다시 프로그래밍할 수 있는 PLD에 유용하다. 플래시 메모리는 EPROM과 유사하게 가두어진 전하를 사용하여 정보를 저장하는 일종의 EEPROM이다. 결과적으로 플래시 메모리는 수년 동안 정보를 보관할 수 있지만, EPROM만큼 오래 보관하지는 못한다.[1]

5. 응용 분야

PLD는 다양한 분야에서 활용되고 있다.

초기에는 ASIC의 프로토타입 제작과 슈퍼컴퓨터 가속기 등에 사용되었고, 이후 가격이 저렴해지면서 개인용 컴퓨터에도 사용되기 시작했다.[1] 인터넷 트래픽 증가에 따라 FPGA 기반 라우팅 엔진이 등장하였고[3], 디지털 방송 분야에서는 플랫폼 변화에 유연하게 대응하기 위해 FPGA 기반 방송 기기가 만들어졌다.[3] 웹 서버에서는 부하가 큰 처리를 가상의 하드웨어로 구현하기 위해 PLD를 사용하기도 한다.[4]

5. 1. ASIC 프로토타입 및 슈퍼컴퓨터 가속기

PLD가 고가이던 시기에는 ASIC의 프로토타입 제작과 슈퍼컴퓨터 가속기 등에 사용되었다. (리컨퓨규어블 컴퓨터 참조)

5. 2. 개인용 컴퓨터 및 임베디드 시스템

제조사 간 경쟁과 양산 효과로 PLD 가격이 저렴해지면서, 일반적인 개인용 컴퓨터에도 사용되기 시작했다. ASIC 대신 호스트 버스 인터페이스 기능과 FPGA 논리 회로 설정 펌웨어를 저장한 환경 설정 ROM에서 PLD로 업로드하는 방식의 FPGA 사용이 널리 퍼졌다. 새 펌웨어를 저장한 환경 설정 ROM을 이용하여 기능 향상 및 버그 수정이 가능하므로, 전체적으로 ASIC보다 저렴하게 제품을 만들 수 있었다.[1]

디바이스 드라이버 소프트웨어 버전 업만으로 기능 향상과 버그 수정이 가능해, 대량 생산 시 ASIC보다 전체 비용이 더 저렴해진다.[8]

5. 3. 통신 및 네트워크 장비

인터넷 트래픽의 급격한 증가로 인해 기존 소프트웨어 기반 라우팅은 한계에 직면했다. 고성능 CPU 사용은 가격 상승, 전력 소비 증가, 냉각 문제 등 여러 비효율적인 문제를 야기했다. ASIC는 특정 프로토콜 규격 변경 시 장비가 노후화되는 문제가 있었다. 이에 따라 회로 구성을 자유롭게 변경할 수 있는 FPGA 기반 라우팅 엔진이 등장하여, 처리량을 유지하면서도 새로운 통신 규격에 유연하게 대응할 수 있게 되었다.[3]

특히, 한국에서는 5G, 6G 등 차세대 통신 기술 개발에 FPGA가 핵심적인 역할을 하고 있다.

5. 4. 디지털 방송 장비

디지털 방송은 플랫폼이 변경될 때마다 전송 방식부터 수신기에 이르기까지 모든 규격이 변화했다. 2000년에 방송을 시작한 BS 디지털 방송은 CS 디지털 방송이나 지상파 디지털 방송과 같은 새로운 규격에 대한 준비를 해야 했고, BS 디지털 방송에서도 수신기의 성능에 따라 송신기 사양을 변경해야 하는 혼란스러운 상황이었다.[3] 이 때문에 방송 기기는 이러한 상황에 유연하게 대응할 수 있도록 FPGA 기반으로 만들어졌다. 수신기의 일부도 FPGA로 만들어서 간단한 펌웨어 업데이트만으로 새로운 규격을 지원하는 제품도 있었다.[3]

한국의 경우에도 지상파, 케이블, 위성 방송 등 다양한 디지털 방송 시스템에서 FPGA가 널리 사용되고 있다.

5. 5. 웹 서버 및 가속기

웹 서버에서 부하가 큰 CGI 실행 결과 등을 캐시하거나 필터링 처리를 가상의 하드웨어로 구현하기 위해 PLD를 사용한 제품이 있다. 이러한 기기는 기존의 기기와 비교해 시간당 트랜잭션수(TPS)가 매우 높다. 특히 PLD는 부하가 높은 Secure Socket Layer (SSL) 가속에 사용되는데, SSL은 암호화 방식이 변경되거나 추가될 가능성이 있어 ASIC로 구현하기 어렵지만, PLD는 논리 회로 변경만으로 암호화 방식을 추가할 수 있기 때문이다.[4]

5. 6. 교육 및 취미 활동

FPGA를 필두로 하는 프로그래머블 로직 디바이스의 가격이 저렴해지면서, 취미로 CPU를 구현하는 것에서 나아가 SoC 자체를 처음부터 직접 만드는 것이 가능해졌다. 예를 들어 1chip MSX ([http://www.msx.d4e.co.jp/ 프로젝트])에서는 하나의 시스템을 모두 FPGA로 구현하여, 생산이 종료되어 구할 수 없게 된 MSX 컴퓨터를 재현했다.[1]

프로그래머블 로직 디바이스의 가격은 과거에 제품이 존재했던 시대와 다르지 않은 수준이며, 이는 특수한 업무 용도의 고가 디바이스에서 개별 부품과 마찬가지로 취미 활동가들이 원하는 것을 구현하는 디바이스로 발전했다는 증거라고 할 수 있다.[1]

이러한 예로는, 컴퓨터가 개별 부품 덩어리였던 시대부터의 변천을 학생이 따라 배우는 학습에 이용하거나, 기존의 명령 집합 아키텍처가 아닌, 처음부터 설계한 완전히 독창적인 프로세서를 만드는 연구에 활용되고 있는 것 등이 있다.[1]

6. 주요 PLD 제조사

회사명홈페이지
엑텔(Actel)http://www.actel.com/intl/japan/ 엑텔(Actel)
알테라(Altera)http://www.altera.co.jp/ 알테라(Altera)
래티스(Lattice)http://www.latticesemi.co.jp/ 래티스(Lattice)
자일링스(Xilinx)https://japan.xilinx.com/ 자일링스(Xilinx)


참조

[1] 서적 Horowitz P., Hill W. - The Art of Electronics
[2] 서적 Digital Logic Design https://www.scienced[...] Elsevier 2003
[3] 서적 Motorola Semiconductor Data Book, Fourth Edition Motorola Inc.
[4] 서적 A Texas Instruments Application Report: MOS programmable logic arrays. Texas Instruments 1970-10
[5] 특허 Electrically Programmable Logic Circuits https://patents.goog[...] General Electric 1974-06-18
[6] 특허 Multiple Level Associative Logic Circuits https://patents.goog[...] General Electric 1974-06-11
[7] 특허 Segmented Associative Logic Circuits https://patents.goog[...] General Electric 1974-11-19
[8] 간행물 Semiconductors and IC's : FPLA Cahners Publishing 1975-07-20
[9] 간행물 FPLA's give quick custom logic Cahners Publishing 1975-07-20
[10] 서적 Practical Design Using Programmable Logic Prentice-Hall
[11] 서적 Electronics, Power Electronics, Optoelectronics, Microwaves, Electromagnetics, and Radar https://books.google[...] CRC Press 2018-10-03
[12] 서적 Embedded System Design: A Unified Hardware / Software Introduction https://books.google[...] John Wiley & Sons 2001-10-17
[13] 서적 The VLSI Handbook https://books.google[...] CRC Press 2018-10-03
[14] 웹사이트 Using Flash Memory to Configure FPGAs https://cdrdv2-publi[...] Altera 2024-08-21
[15] 서적 Digital Electronics 2: Sequential and Arithmetic Logic Circuits https://books.google[...] Tertulien Ndjountche 2016
[16] 서적 The Design Warrior's Guide to FPGAs https://books.google[...] Clive Maxfield 2004
[17] 웹사이트 PLD File Formats http://www.pldtool.c[...]


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com