인텔 코어 마이크로아키텍처는 펜티엄 M 아키텍처를 기반으로 설계되었으며, 명령어 수준 병렬 처리 강화, 더 넓어진 SIMD 실행 유닛, 향상된 전력 절감 기술을 특징으로 한다. 듀얼 코어 프로세서는 각 코어당 L1 캐시와 공유 L2 캐시를 통해 성능을 극대화하며, 매크로 융합 기술을 통해 명령어 처리 효율을 높였다. 이 아키텍처는 데스크톱, 서버, 모바일 프로세서에 다양하게 적용되었으며, 우수한 성능과 에너지 효율성을 제공한다. 45nm 공정으로의 전환을 통해 SSE4.1 지원 및 새로운 나누기/셔플 엔진을 특징으로 한다.
더 읽어볼만한 페이지
인텔 마이크로아키텍처 - 그레이스몬트 (마이크로아키텍처) 그레이스몬트는 인텔 7 제조 공정을 기반으로 하여 향상된 명령어 처리 능력, 확장된 캐시 메모리, 개선된 분기 예측 기능 등을 제공하는 4세대 저전력 아톰 마이크로아키텍처이며, 앨더 레이크와 랩터 레이크 하이브리드 프로세서의 효율 코어 및 앨더 레이크-N 라인업의 코어 클러스터로 사용된다.
인텔 마이크로아키텍처 - 넷버스트 넷버스트는 인텔이 더 높은 클럭 속도와 새로운 명령어 세트를 목표로 개발했으나 높은 발열과 전력 소비 문제로 중단된 마이크로아키텍처로, 펜티엄 4와 펜티엄 D 프로세서에 적용되었다.
인텔의 마이크로프로세서 - 인텔 80386 인텔 80386은 1985년 출시된 x86 아키텍처의 32비트 마이크로프로세서로, 온칩 메모리 관리 장치, 3단계 파이프라인, 세 가지 동작 모드를 제공하며, 개인용 컴퓨터와 임베디드 시스템에 널리 사용되었지만 현재는 생산 및 지원이 중단되었고, 32비트 명령어 집합은 현대 x86 아키텍처의 기반이 되었다.
인텔의 마이크로프로세서 - 인텔 4004 인텔 4004는 1971년 인텔에서 출시된 세계 최초의 상용 마이크로프로세서 중 하나이며, 4비트 아키텍처를 기반으로 계산기 라인에 탑재하기 위해 개발되었고, 컴퓨터 소형화와 개인용 컴퓨터 시대에 기여했다.
인텔 x86 마이크로프로세서 - 인텔 80386 인텔 80386은 1985년 출시된 x86 아키텍처의 32비트 마이크로프로세서로, 온칩 메모리 관리 장치, 3단계 파이프라인, 세 가지 동작 모드를 제공하며, 개인용 컴퓨터와 임베디드 시스템에 널리 사용되었지만 현재는 생산 및 지원이 중단되었고, 32비트 명령어 집합은 현대 x86 아키텍처의 기반이 되었다.
인텔 x86 마이크로프로세서 - 인텔 4004 인텔 4004는 1971년 인텔에서 출시된 세계 최초의 상용 마이크로프로세서 중 하나이며, 4비트 아키텍처를 기반으로 계산기 라인에 탑재하기 위해 개발되었고, 컴퓨터 소형화와 개인용 컴퓨터 시대에 기여했다.
넷버스트 마이크로아키텍처에는 없지만 코어 마이크로아키텍처에는 있는 기술들은 다음과 같다.[39]
Intel® Wide Dynamic Execution: 클록 주기 당 더 많은 명령을 처리하여 실행 시간과 에너지 효율성을 향상시킨다.
Intel® Intelligent Power Capability: 노트북의 에너지 효율성과 배터리 성능을 향상시키도록 설계되었다.
Intel® Smart Memory Access: 메모리 대기 시간을 줄여주고 시스템 성능을 향상시킨다.
Intel® Advanced Smart Cache: 고성능, 그리고 보다 효율적인 캐시 서브시스템을 제공하며, 멀티코어 및 듀얼코어 프로세서에 최적화되어 있다.
Intel® Advanced Digital Media Boost: 비디오, 음성, 이미지, 사진 처리, 암호화, 재무, 공학 및 과학 응용 프로그램을 비롯한 다양한 응용 프로그램의 실행 속도를 높여준다.
코어 마이크로아키텍처는 이전 넷버스트 마이크로아키텍처를 사용한 펜티엄 4 및 D 브랜드 CPU에 비해 더 낮은 클럭 속도로 동작하고, 사용 가능한 클럭 사이클과 전력 모두를 개선했다.[4] 코어 마이크로아키텍처는 보다 효율적인 디코딩 단계, 실행 유닛, 캐시, 버스를 제공하여 코어 2 브랜드 CPU의 전력 소비를 줄이는 동시에 처리 능력을 향상시켰다.
코어 마이크로아키텍처의 L1 캐시는 코어당 64KB L1 캐시(32KB L1 데이터 + 32KB L1 명령어)로, 펜티엄 M과 동일한 크기이며, 펜티엄 II / III의 32KB(16KB L1 데이터 + 16KB L1 명령어)에서 증가했다. 또한 소비자 버전에는 펜티엄 4 익스트림 에디션의 갤러틴 코어와 같은 L3 캐시가 없지만, 코어 기반 제온의 하이엔드 버전에만 독점적으로 존재한다. 네할렘 마이크로아키텍처에서 L3 캐시와 하이퍼 스레딩이 다시 소비자 라인에 도입되었다.
코어 마이크로아키텍처는 펜티엄 M 프로세서 제품군을 기반으로 한다.[5] 코어/페넘의 파이프라인은 14단계이다.[6] 코어는 최대 4 사이클당 명령어(IPC) 실행 속도를 유지할 수 있으며, 이는 P6, 펜티엄 M 및 넷버스트 마이크로아키텍처의 3 IPC 성능과 비교된다.
이 설계에 포함된 새로운 기술 중 하나는 매크로-옵스 퓨전으로, 두 개의 x86 명령어를 단일 마이크로 연산으로 결합한다. 예를 들어, 비교 후 조건부 점프와 같은 일반적인 코드 시퀀스는 단일 마이크로 연산이 된다. 그러나 이 기술은 64비트 모드에서는 작동하지 않는다.
코어는 알 수 없는 주소를 가진 이전 저장보다 앞선 로드를 추측하여 실행할 수 있다.[9]
다른 새로운 기술로는 모든 128비트 SSE 명령의 1 사이클 처리량(이전에는 2 사이클)과 새로운 절전 설계가 있다. 모든 구성 요소는 최소 속도로 실행되며, 필요에 따라 동적으로 속도를 높인다(AMD의 쿨 앤 콰이어트 절전 기술 및 이전 모바일 프로세서의 인텔 자체 스피드스텝 기술과 유사).
Core 2의 새로운 기능으로, 인텔 CTO에 의해 크게 5가지 기술이 소개되었다.[32]
인텔 어드밴스드 스마트 캐시: 2MB - 3MB - 4MB - 6MB의 L2 캐시는 2개의 코어에서 효율적으로 공유되며, 사용률은 상황에 따라 동적으로 변경된다. 기존에는 각 코어마다 L2 캐시를 갖추고 있어 데이터 중복으로 인한 캐시 영역의 낭비가 발생했다. 코어 간 L2 캐시를 공유함으로써 보다 효율적인 캐시 영역 사용이 가능하다.
인텔 스마트 메모리 액세스: 메인 메모리로부터의 읽기는 L1 캐시·L2 캐시의 읽기에 비해 매우 느리다. 메인 메모리에 있는 데이터 및 명령 중 미리 필요할 것으로 예상되는 데이터를 캐시에 가져와서 (프리페치) 지연을 해소한다. 로드 명령이 선행하는 스토어 명령에 의존하는지 여부를 예측하여, 투기적으로 스토어 명령을 앞지르고 로드 명령을 실행할 수 있는 Memory disambiguation를 x86 프로세서로서는 처음으로 구현했다.
인텔 어드밴스드 디지털 미디어 부스트: Yonah의 Media Boost를 강화한 것. SSE 연산기를 128bit 폭으로 확대하여, 지금까지 128비트 SSE 명령은 64bit 단위의 μOP가 2개로 처리되었으나, 이를 1μOP로 처리 가능하게 했다.
인텔 와이드 다이내믹 이그제큐션: P6 마이크로아키텍처에서는 2심플 + 1컴플렉스의 3 디코더, 3μOPs/clk의 리네임/리타이어, 5개의 명령 발행 포트라는 구성이었다. Core 마이크로아키텍처에서는 이를 확장하여 3심플 + 1컴플렉스의 4 디코더, 4μOPs/clk의 리네임/리타이어, 6개의 명령 발행 포트라는 사양이 되었다. 4개의 디코더는 모두 Pentium M에서 도입된 Micro-OPs Fusion을 지원하며, 연속적인 비교 명령과 조건 분기 명령을 1개의 μOP로 디코딩하는 Macro Fusion이 새롭게 도입되었다. 아웃 오브 오더 실행을 위한 리소스도 증가하여, P6 마이크로아키텍처에서는 40개 엔트리의 리오더 버퍼와 20개 엔트리의 예약 스테이션을 갖추었지만, 각각 96개 엔트리와 32개 엔트리로 확장되었다.
인텔 인텔리전트 파워 기능: 프로세서의 회로를 세분화하여 관리하고, 사용되지 않는 구획에는 전력을 공급하지 않음으로써, 소비 전력을 억제한다.
Intel Dynamic Acceleration[33]: 다른 코어가 C3 스테이트 이하의 상태일 때, TDP의 범위 내에서 클럭을 높여 싱글 스레드 성능을 향상시킨다.
2007년 7월 27일 릴리스에서 Merom (모바일용) 특유의 기능으로 다음 3가지 기술이 소개되었다.
인텔 다이내믹 파워 코디네이션: 각 코어를 각각 독립적으로 슬립(C 스테이트)시키는 기능.
인텔 다이내믹 버스 파킹: CPU와 연동하여 칩셋의 소비 전력도 줄이는 기능.
다이내믹 캐시 사이징 기능을 갖춘 확장판 인텔 디퍼 슬립: 캐시를 이용하지 않음으로써, 더욱 소비 전력을 절감하는 슬립 모드.
2007년 11월 11일에 발표된 Penryn[34]에서는, 공정의 미세화에 따른 누설 전류 문제의 해결을 위해, 트랜지스터의 게이트 절연막에 High-k(고유전율 게이트 절연막 재료)와 메탈 게이트를 채용했다. 공정 규칙도 65nm에서 45nm로 미세화되어, 더욱 소비 전력 절감과 고클럭 동작이 가능해졌다.[35]
L2 캐시는 다이당 최대 6MB로 증가. 듀얼 다이 구성의 경우 최대 12MB가 된다.
Merom에 대해 새롭게 SSE4와 나눗셈 성능을 약 2배로 향상시키는 Radix-16 divider의 추가, Intel VT의 25~75% 성능 향상이 이루어졌다.
Super Shuffle Engine에 의해 셔플 유닛이 128Bit 확장됨으로써 셔플/ 팩/ 언팩 등의 명령이 1 사이클 레이턴시로 실행할 수 있게 되었다.
3. 특징
코어 마이크로아키텍처는 고성능과 저전력 소비의 균형을 맞추는 데 중점을 두었다. 주요 특징은 다음과 같다.
'''파이프라인 개선''': 펜티엄 M 마이크로아키텍처와 비슷하지만 처음부터 새롭게 설계되었다. 넷버스트 마이크로아키텍처의 절반보다 적은 14단계의 파이프라인으로 구성되어, 명령어 수준의 병렬 처리가 강화되었다.[6]
'''향상된 명령어 처리''': 기존 넷버스트 마이크로아키텍처가 클럭당 3개의 명령어를 처리했던 것에 비해, 코어 마이크로아키텍처는 4개의 명령어를 처리할 수 있다. 더 많은 이슈 포트와 더 넓은 실행 유닛을 통해 동일 동작 주파수에서 명령어 처리량이 향상되어 빠른 처리 속도를 보인다.
'''확장된 SIMD 및 부동소수점 처리''': SIMD 실행 처리 유닛과 Load/Store 유닛이 64비트에서 128비트로 확대되었으며, 각각 2개에서 3개로 증가되었다. 부동소수점 처리 유닛도 64비트에서 128비트 처리로 확대되었다.
'''캐시 구조 개선''': 듀얼 코어 프로세서는 각 코어당 32KB의 L1 데이터 캐시와 명령어 캐시를 가지며, 두 코어가 공유하는 4MB L2 캐시를 통해 소비전력당 성능을 극대화하고 확장성을 고려하여 설계되었다.
'''매크로 융합(Macro Fusion)''': 두 개의 x86 명령어를 하나의 마이크로 명령어로 병합하는 기술이다. 예를 들어, 비교 후 조건부 점프와 같은 일반적인 코드에서 두 명령어가 하나의 마이크로 명령어로 실행된다.
'''128비트 SSE 명령어 처리 개선''': 기존에 2사이클에 처리되던 128비트 SSE 명령어를 한 사이클에 처리한다.
'''향상된 전력 절감 기술''': 열 발생을 낮추고 소비 전력을 줄인다.
'''메모리 성능 향상''': 향상된 프리페처(prefetcher)와 메모리 Disambiguation을 통해 메인 메모리 접근 시 발생하는 대기 시간을 줄인다.
'''프론트 사이드 버스(FSB)''': 서버용 우드크레스트 CPU는 1333 MT/s FSB를, 노트북용 메롬은 초기 667 MT/s를 지원했으며, 이후 800 MT/s FSB를 산타로사 플랫폼에서 지원(2007년 5월)한다. 데스크탑용 콘로는 800 MT/s, 1066 MT/s, 1333 MT/s FSB를 지원한다.
'''낮은 열설계전력(TDP)''': 콘로와 대부분의 우드크레스트 프로세서는 65W, 3.0GHz 우드크레스트는 80W, 저전력 우드크레스트는 40W이다. 노트북용 메롬 프로세서는 일반용 35W, 초저전력(ULV)용 5W이다.
'''높은 에너지 효율성''': SPECint*_rate_base2000 기준으로 높은 에너지 효율성을 보인다.
'''Super Shuffle Engine''': 셔플 유닛이 128Bit 확장되어 셔플/팩/언팩 등의 명령을 1 사이클 레이턴시로 실행할 수 있게 되었다.
4. 제품 목록
80537
Conroe-L 80557
싱글 코어 45 nm
Penryn-L 80585
Wolfdale-CL 80588
듀얼 코어 65 nm
2
Merom-2M 80537
Merom 80537
Allendale 80557
Conroe 80557
Conroe-CL 80556
Woodcrest 80556
Tigerton 80564
듀얼 코어 45 nm
Penryn-3M 80577
Penryn 80576
Wolfdale-3M 80571
Wolfdale 80570
Wolfdale-CL 80588
Wolfdale-DP 80573
쿼드 코어 65 nm
4
Kentsfield 80562
Clovertown 80563
Tigerton QC 80565
쿼드 코어 45 nm
Penryn-QC 80581
Yorkfield-6M 80580
Yorkfield 80569
Yorkfield-CL 80584
Harpertown 80574
Dunnington QC 80583
6 코어 45 nm
6
Dunnington 80582
4. 1. 65nm 공정
초기 코어 2 프로세서는 CPUID 패밀리 6 모델 15로 식별되는 동일한 다이를 기반으로 한다. 구성 및 패키징에 따라 코드명은 Conroe(LGA 775, 4MB L2 캐시), Allendale(LGA 775, 2MB L2 캐시), Merom(소켓 M, 4MB L2 캐시) 및 Kentsfield(멀티칩 모듈, LGA 775, 2x4MB L2 캐시)이다. 기능이 제한된 Merom 및 Allendale 프로세서는 펜티엄 듀얼 코어 및 셀러론 프로세서에 있으며, Conroe, Allendale 및 Kentsfield는 제온 프로세서로도 판매된다.
이 모델을 기반으로 하는 프로세서의 추가 코드 이름은 Woodcrest (LGA 771, 4MB L2 캐시), Clovertown (MCM, LGA 771, 2×4MB L2 캐시) 및 Tigerton (MCM, 소켓 604, 2×4MB L2 캐시)이며, 모두 제온 브랜드로만 판매된다.
Conroe-L 및 Merom-L 프로세서는 Conroe 및 Merom과 동일한 코어를 기반으로 하지만, 단일 코어와 1MB의 L2 캐시만 포함하여 듀얼 코어 버전에 비해 성능을 희생하는 대신 프로세서의 생산 비용과 전력 소비를 상당히 줄였다. 이 프로세서는 초저전압 Core 2 Solo U2xxx와 셀러론 프로세서에만 사용되며 CPUID 패밀리 6 모델 22로 식별된다.
colspan=6 |
모바일 (메롬)
데스크톱 (콘로)
데스크톱 (켄츠필드)
서버 (우드크레스트, 클로버타운, 타이거톤)
스테핑
출시
면적
CPUID
L2 캐시
최대 클럭
셀러론
펜티엄
코어 2
셀러론
펜티엄
코어 2
제온
코어 2
제온
제온
B2
2006년 7월
143 mm2
06F6
4 MB
2.93 GHz
M5xx
T5000 T7000 L7000
E6000 X6000
3000
5100
B3
2006년 11월
143 mm2
06F7
4 MB
3.00 GHz
Q6000 QX6000
3200
5300
L2
2007년 1월
111 mm2
06F2
2 MB
2.13 GHz
T5000 U7000
E2000
E4000 E6000
3000
E1
2007년 5월
143 mm2
06FA
4 MB
2.80 GHz
M5xx
T7000 L7000 X7000
G0
2007년 4월
143 mm2
06FB
4 MB
3.00 GHz
M5xx
T7000 L7000 X7000
E2000
E4000 E6000
3000
Q6000 QX6000
3200
5100 5300 7200 7300
G2
2009년 3월[13]
143 mm2
06FB
4 MB
2.16 GHz
M5xx
T5000 T7000 L7000
M0
2007년 7월
111 mm2
06FD
2 MB
2.40 GHz
5xx T1000
T2000 T3000
T5000 T7000 U7000
E1000
E2000
E4000
A1
2007년 6월
81 mm2
10661
1 MB
2.20 GHz
M5xx
U2000
220 4x0
모델 15(cpuid 06fx) 프로세서의 B2/B3, E1 및 G0 스테핑은 4 MB L2 캐시를 가진 표준 메롬/콘로 다이의 진화된 단계이며, 수명이 짧은 E1 스테핑은 모바일 프로세서에만 사용되었다. L2 및 M0 스테핑은 2 MB L2 캐시를 가진 ''앨런데일'' 칩으로, 저가형 프로세서의 생산 비용과 전력 소비를 줄인다.
G0 및 M0 스테핑은 C1E 상태에서 유휴 전력 소비를 개선하고 데스크톱 프로세서에 C2E 상태를 추가한다. C1~C4 유휴 상태를 모두 지원하는 모바일 프로세서에서 E1, G0, M0 스테핑은 소켓 P를 갖춘 모바일 인텔 965 익스프레스(산타 로사) 플랫폼에 대한 지원을 추가하는 반면, 이전 B2 및 L2 스테핑은 소켓 M 기반 모바일 인텔 945 익스프레스(나파 리프레시) 플랫폼에만 나타난다.
모델 22 스테핑 A1(cpuid 10661h)은 단일 코어와 1 MB L2 캐시만으로 저가형의 전력 소비와 제조 비용을 더욱 줄이면서 중요한 설계 변경을 나타낸다. 이전 스테핑과 마찬가지로 A1은 모바일 인텔 965 익스프레스 플랫폼과 함께 사용되지 않는다.
G0, M0 및 A1 스테핑은 2008년에 대부분의 이전 스테핑을 대체했다. 2009년에는 새로운 스테핑 G2가 원래 스테핑 B2를 대체하기 위해 도입되었다.[13]
인텔의 틱-톡 사이클에서 2007/2008년 "틱"은 코어 마이크로아키텍처를 45nm 공정으로 축소한 것이다. 이 프로세서들은 CPUID 모델 23으로 식별되며, 코드명 Penryn(소켓 P), Wolfdale(LGA 775), Yorkfield(MCM, LGA 775) 등으로 알려져 있다. 일부는 셀러론, 펜티엄, 제온 브랜드로도 판매되었다.
45nm 코어 2 프로세서는 SSE4.1 명령어와 새로운 나누기/셔플 엔진을 특징으로 한다.[12] 칩은 6MB와 3MB의 두 가지 L2 캐시 크기로 제공된다. 더 작은 버전은 Penryn-3M, Wolfdale-3M, Yorkfield-6M 등으로 불린다.
인텔의 틱-톡 사이클에서 2007/2008년 "틱"은 CPUID 모델 23으로 코어 마이크로아키텍처를 45 나노미터로 축소한 것이었다. 코어 2 프로세서에서는 Wolfdale(LGA 775) 및 Yorkfield(MCM, LGA 775)라는 코드명으로 사용되었으며, 일부는 셀러론, 펜티엄 및 제온 프로세서로도 판매되었다.
구조적으로 45 nm 코어 2 프로세서는 SSE4.1 및 새로운 나누기/셔플 엔진을 특징으로 한다.[12]
칩은 6 MB 및 3 MB L2 캐시의 두 가지 크기로 제공된다. 더 작은 버전은 일반적으로 Wolfdale-3M, Yorkfield-6M이라고 각각 불린다.
모델 23 (cpuid 01067xh)에서 인텔은 동일한 cpuid 값을 부여하면서 풀 (6 MB) 및 축소된 (3 MB) L2 캐시가 있는 스테핑을 동시에 판매하기 시작했다. 모든 스테핑에는 새로운 SSE4.1 명령어가 있다. 스테핑 C1/M1은 쿼드 코어 프로세서용 C0/M0의 버그 수정 버전이며, 해당 프로세서에서만 사용되었다. 스테핑 E0/R0은 두 개의 새로운 명령어(XSAVE/XRSTOR)를 추가하고 이전의 모든 스테핑을 대체한다.
4. 2. 2. 서버
제온 "Dunnington" 프로세서(CPUID 패밀리 6, 모델 29)는 울프데일과 밀접한 관련이 있으며, 6개의 코어와 온칩 L3 캐시를 갖추고 소켓 604를 사용하는 서버용으로 설계되어 코어 2가 아닌 제온으로만 판매되었다.[17]
코어 마이크로아키텍처의 45 nm 공정 축소판(코드명: Penryn, Wolfdale, Yorkfield)은 2007년과 2008년에 걸쳐 인텔의 '틱-톡' 주기에서 '틱'에 해당하며, CPUID 모델 23을 갖는다. 이들은 코어 2, 셀러론, 펜티엄, 제온 브랜드로 판매되었다. 제온 브랜드에서는 Wolfdale-DP와 Harpertown이 LGA 771 기반 MCM에 2개 또는 4개의 활성 Wolfdale 코어를 탑재하여 사용되었다.
45 nm 코어 2 프로세서는 SSE4.1 명령어와 새로운 나누기/셔플 엔진을 특징으로 한다.[12] L2 캐시는 6MB와 3MB 두 가지 크기로 제공되며, 작은 버전은 각각 Penryn-3M, Wolfdale-3M, Yorkfield-6M으로 불린다. Penryn-L은 단일 코어 버전으로, Merom-L과 별개의 모델이 아니라 Penryn-3M의 한 종류이다.
모바일 프로세서 중 스테핑 C0/M0은 산타 로사 리프레시 플랫폼에서만 사용되었고, 스테핑 E0/R0은 이후 몬테비나 플랫폼을 지원한다.
모델 30 스테핑 A1(cpuid 106d1h)은 L3 캐시와 6개의 코어를 가져 503 mm2의 큰 다이 크기를 보인다.[17] 2008년 2월 기준으로, 이는 고급형 제온 7400 시리즈(더니턴)에만 사용되었다.
5. 시스템 요구 사항
코어 마이크로아키텍처 기반 프로세서는 특정 칩셋 및 메모리 구성을 요구한다.
메인보드 호환성과 관련하여, 코어 마이크로아키텍처 기반 프로세서는 인텔, 엔비디아, VIA 테크놀로지스, 실리콘 통합 시스템, ATI 테크놀로지스 등 다양한 제조사의 칩셋과 호환된다. 단, 일부 모델은 특정 칩셋에서만 작동하거나 BIOS 업데이트가 필요할 수 있다.[10][11]
메모리의 경우, 코어 2 프로세서는 프런트 사이드 버스(FSB)와 동기화되어 작동하는 메모리에서 더 큰 성능 향상을 얻는다. 예를 들어, 1066 MT/s FSB를 가진 CPU에는 PC2-8500 DDR2 메모리가 최적이다. 그러나 실제 사용 환경에서는 메모리 타이밍에 따른 성능 차이가 크지 않을 수 있다.[18] 최적의 성능을 위해서는 메모리 대역폭과 FSB 대역폭을 일치시키는 것이 좋다.
Radeon Xpress 200, CrossFire Xpress 3200 for Intel
Yorkfield XE 모델 QX9770 (45 nm, 1600 MT/s FSB)은 칩셋 호환성이 제한되어 X38, P35 (오버클럭킹) 및 일부 고성능 X48 및 P45 메인보드와만 호환된다.[10][11] QX9775는 인텔 D5400XS 메인보드와만 호환되며, Wolfdale-3M 모델 E7200 또한 호환성이 제한적이다.
일부 메인보드는 BIOS 업데이트가 필요할 수 있다. 모든 Conroe 기반 프로세서가 전압 레귤레이터-다운(VRD) 11.0에 명시된 새로운 전력 공급 기능 세트를 요구하기 때문이다. 지원 칩셋과 VRD 11을 모두 갖춘 메인보드는 Conroe 프로세서를 지원하지만, 일부 보드는 Conroe의 FID (주파수 ID) 및 VID (전압 ID)를 인식하기 위해 업데이트된 BIOS가 필요하다.
5. 2. 메모리
코어 2 프로세서는 프런트 사이드 버스(FSB)와 동기되어 작동하는 메모리에서 더 큰 성능 향상을 얻는다. 즉, FSB 속도와 동일한 속도로 작동하는 메모리 모듈을 사용하는 것이 좋다. 예를 들어, 1066 MT/s FSB를 가진 CPU에는 PC2-8500 DDR2 메모리가 최적이다. 일부 구성에서는 PC2-4200 대신 PC2-5300을 사용하면 성능이 저하될 수 있으며, PC2-6400을 사용해야만 상당한 성능 향상을 얻을 수 있다. 그러나 타이밍이 더 빠른 DDR2 메모리 모델이 성능을 향상시키기는 하지만, 실제 게임 및 애플리케이션에서는 그 차이가 미미할 수 있다.[18]
최적의 성능을 위해서는 메모리 대역폭과 FSB 대역폭이 일치해야 한다. 예를 들어, 533 MT/s CPU는 DDR2 533 또는 PC2-4200 RAM과 함께 사용해야 한다. 인터리브된 RAM을 설치하면 대역폭이 최대 5~10% 증가한다. 모든 NetBurst 프로세서와 초기 Core 2 프로세서에서 사용되는 AGTL+ PSB는 64비트 데이터 경로를 제공하며, 현재 칩셋은 두 개의 DDR2 또는 DDR3 채널을 제공한다.
쿼드 코어 Core 2 프로세서는 CPU의 FSB와 동일한 속도로 실행되는 PC2-8500 DDR2 메모리를 사용하면 큰 이점을 얻을 수 있다. 이는 공식적으로 지원되는 구성은 아니지만, 여러 마더보드에서 지원한다.
Core 2 프로세서는 반드시 DDR2를 사용해야 하는 것은 아니다. Intel 975X 및 P965 칩셋은 DDR2를 요구하지만, 일부 마더보드 및 칩셋은 Core 2 프로세서와 DDR 메모리를 모두 지원한다. DDR 메모리를 사용하면 사용 가능한 메모리 대역폭이 낮아져 성능이 저하될 수 있다.
6. 칩 에라타
코어 2의 메모리 관리 장치(MMU)는 X6800, E6000 및 E4000 프로세서에서 이전 세대의 x86 하드웨어에서 구현된 이전 사양대로 작동하지 않아, 기존의 운영 체제 소프트웨어에 심각한 보안 및 안정성 문제 등 여러 문제를 일으킬 수 있다.[20] 인텔은 코어 2의 TLB(Translation Lookaside Buffer, 변환 색인 버퍼) 관리에 대한 권장 방법을 설명하는 정보를 프로그래밍 매뉴얼에 업데이트하여 문제를 방지할 것이며, "드문 경우에 부적절한 TLB 무효화로 인해 시스템이 멈추거나 데이터가 잘못되는 등 예측할 수 없는 시스템 동작이 발생할 수 있다"라고 인정했다.[20]
일반적인 명령어 시퀀스를 실행하여 프로세스에 허용된 쓰기 범위를 벗어난 메모리 손상을 허용한다.
인텔 에라타(errata) Ax39, Ax43, Ax65, Ax79, Ax90, Ax99는 특히 심각한 것으로 알려져 있다.[21] 예측할 수 없는 동작이나 시스템 중단을 일으킬 수 있는 39, 43, 79는 최근의 스테핑 레벨(steppings)에서 수정되었다.
에라타가 특히 심각하다고 언급한 사람들 중에는 OpenBSD의 테오 데 라트(Theo de Raadt)[22]와 DragonFly BSD의 매튜 딜런(컴퓨터 과학자)(Matthew Dillon)[23]이 있다. 반대 입장을 취한 사람은 리누스 토르발스(Linus Torvalds)로, TLB 문제를 "전혀 중요하지 않다"고 부르며 "가장 큰 문제는 인텔이 TLB 동작을 더 잘 문서화했어야 한다는 것이다"라고 덧붙였다.[24]
마이크로소프트는 마이크로코드 업데이트를 통해 에라타를 해결하기 위해 업데이트 KB936357을 발표했으며, 성능 저하는 없다.[25] 이 문제를 해결하기 위해 BIOS 업데이트도 제공된다.
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.