펜티엄 프로

2. 역사

펜티엄 프로(Pentium Pro)는 1995년 11월 1일에 출시되었다.^[8] 초기 모델은 150, 180, 200MHz 클럭 속도로 동작했으며, 프론트 사이드 버스(FSB) 클럭은 각각 60MHz, 60MHz, 66MHz였다. 이후 1996년에는 512KB L2 캐시를 탑재한 166MHz(66MHz FSB) 및 200MHz 버전이, 1997년에는 1MB L2 캐시를 탑재한 200MHz 버전이 추가되었다. 개발 단계에서는 133MHz 시제품도 있었으나 출시되지는 않았다. 일부 사용자들은 오버클럭을 시도하여 200MHz 버전을 233MHz로, 180MHz 버전을 200MHz로, 150MHz 버전을 166MHz로 사용하기도 했다. 펜티엄 프로는 대칭형 멀티프로세싱(SMP) 구성에 강점을 보여 듀얼 및 쿼드 프로세서 서버와 워크스테이션에서 인기가 있었다.

인텔은 전력 소모와 발열 문제 때문에 펜티엄 프로의 모바일 버전을 공식적으로 출시하지 않았다.^[8] 하지만 적어도 하나의 업체(Imperial Computer)에서는 펜티엄 프로를 탑재한 휴대용 컴퓨터를 판매한 사례가 있다.^[9]

인텔의 "패밀리/모델/스테핑" 분류 체계에서 펜티엄 프로는 패밀리 6, 모델 1에 해당하며, 제품 코드는 80521이다.

1998년에는 소켓 8용 300/333MHz 펜티엄 II 오버드라이브 프로세서가 출시되었다. 이 프로세서는 데슈츠(Deschutes) 코어 기반 펜티엄 II 제온의 기술 일부를 활용하여 L1 캐시를 두 배로 늘리고, 512KB의 풀 스피드 L2 캐시와 MMX 기능을 탑재했다. 이는 기존 펜티엄 프로 시스템 사용자를 위한 업그레이드 옵션이었으나, 2-way 글루리스 멀티프로세싱만 지원하여 4-way 이상의 시스템에는 사용할 수 없었다. 이 오버드라이브 프로세서는 1999년 ASCI Red 슈퍼컴퓨터 업그레이드에 사용되었다. ASCI Red는 1996년 듀얼 펜티엄 프로 구성으로 세계 최초 1 테라FLOPS 성능을 달성했으며, 1999년 듀얼 펜티엄 II 오버드라이브로 업그레이드하여 세계 최초로 2 테라FLOPS 성능을 넘어섰다. ASCI Red는 2006년 폐기될 때까지 이 구성을 유지했다.

슬롯 1 메인보드가 대중화되면서 Tyan, Asus, Tekram, Abit 등 여러 제조사에서 펜티엄 프로를 슬롯 1 메인보드에 사용할 수 있게 하는 슬롯켓 어댑터를 출시했다. 하지만 인텔 440FX 칩셋 등 일부 칩셋만 이를 지원했고, 인텔 440BX 이후 칩셋은 공식적으로 지원하지 않아 널리 사용되지는 않았다. 슬롯켓은 이후 소켓 370 셀러론 및 펜티엄 III 프로세서를 슬롯 1 메인보드에 사용하기 위한 어댑터 형태로 다시 인기를 얻었다.

펜티엄 프로는 이름에 "펜티엄"이 들어가지만, 내부적으로는 P5 마이크로아키텍처 기반의 펜티엄과 완전히 다른 P6 마이크로아키텍처를 최초로 채택한 CPU이다. P6 아키텍처는 RISC 설계 사상을 도입하여 x86 명령어를 내부적으로 여러 개의 마이크로 명령어(micro-ops)로 분해하여 처리했다. 또한 5개의 명령 발행 포트를 가진 슈퍼스칼라 구조와 다단계 파이프라인의 효율을 높이기 위한 분기 예측 등 당시로서는 첨단 기술을 적용하여, 32비트 코드 실행 시 같은 클럭의 펜티엄보다 훨씬 뛰어난 성능을 보였다.

펜티엄 프로는 2차 캐시 메모리 접근을 위한 내부 버스를 메인 메모리 접근용 외부 버스와 분리했다. CPU 코어와 같은 속도로 작동하는 2차 캐시 메모리를 CPU 코어와 동일한 패키지 안에 탑재한 것이 특징이다. 외부 버스(FSB)와 내부 버스(BSB, Back-Side Bus)를 구분하는 용어는 후속 제품인 펜티엄 II부터 사용되었고, 펜티엄 프로 발표 당시에는 이 구조를 듀얼 인디펜던트 버스(DIB, Dual Independent Bus) 아키텍처라고 불렀다. DIB 구조 덕분에 2차 캐시 접근이 상대적으로 느린 FSB 속도에 제약받지 않았고, 2차 캐시와 메인 메모리에 동시에 접근하는 것도 가능해져 메모리 병목 현상을 줄일 수 있었다.

새로운 소켓 8 규격의 CPU 패키지는 CPU 코어 칩과 별도의 2차 캐시 메모리 칩을 하나의 거대한 직사각형 패키지 안에 담았다. CPU 코어의 트랜지스터 수는 550만 개였지만, 2차 캐시 메모리는 이보다 훨씬 많은 트랜지스터를 집적했다. 후기에 출시된 1MB L2 캐시 버전은 512KB 캐시 칩 2개와 CPU 코어 칩 1개, 총 3개의 칩으로 구성되었다.

이전 펜티엄(P54C)에서 나눗셈 오류(펜티엄 FDIV 버그)가 발생하여 전량 리콜을 실시했던 경험을 바탕으로, P6 마이크로아키텍처부터는 마이크로코드의 일부를 소프트웨어적으로 수정할 수 있는 기능이 도입되었다. 이로 인해 펜티엄 프로 이후 CPU에서 발견된 에러타(errata, 설계 오류)는 대부분 BIOS나 운영체제(OS)를 통해 제공되는 패치 코드를 CPU에 로드하는 방식으로 해결할 수 있게 되었다. 또한 정수 곱셈 연산 속도가 개선되어 4 사이클의 파이프라인 실행이 가능해지는 등 많은 명령어에서 펜티엄보다 향상된 성능을 제공했다.

3. 마이크로아키텍처

펜티엄 프로의 수석 설계자는 프레드 폴락(Fred Pollack)으로, 슈퍼스칼라 기술 전문가였으며 인텔 iAPX 432의 수석 엔지니어를 역임하기도 했다.

펜티엄 프로는 이전 펜티엄의 P5와는 완전히 다른 새로운 P6 마이크로아키텍처를 기반으로 설계되었다. P6는 RISC 설계 사상을 도입하여 복잡한 x86 명령어를 내부적으로 여러 개의 단순화된 명령어(마이크로 연산)로 분할하여 처리하는 방식을 채택했다. 이는 당시 NexGen의 Nx586이나 Cyrix의 6x86과 같은 동시대 다른 x86 호환 프로세서 설계와 유사한 접근 방식이었다.

P6 아키텍처는 14단계의 깊은 슈퍼파이프라인 구조를 가지며, 명령어 풀(instruction pool)을 활용하여 비순차적 실행, 추측 실행, 레지스터 이름 변경과 같은 기법을 구현했다. 이를 통해 명령어 수준의 병렬성을 극대화하여 파이프라인 효율을 높이고 성능을 향상시켰다. IA-32 명령어는 여러 디코딩 단계를 거쳐 버퍼링된 마이크로 연산 시퀀스로 변환되며, 이 마이크로 연산들은 분석, 재정렬, 이름 변경 과정을 거쳐 여러 실행 유닛에서 병렬로 처리될 수 있다.

또한 펜티엄 프로는 36비트 주소 버스를 채택하고 물리 주소 확장(PAE, Physical Address Extension) 기술을 지원하여 최대 64GB의 물리 메모리에 접근할 수 있었다. 이는 당시 일반적인 32비트 프로세서의 4GB 메모리 한계를 넘어선 것으로, 대규모 메모리가 필요한 서버 및 워크스테이션 환경에 적합했다.

펜티엄의 FDIV 버그 문제에 대한 대책으로, P6 마이크로아키텍처는 마이크로코드의 일부를 소프트웨어적으로 업데이트할 수 있는 기능을 도입했다. 이로써 펜티엄 프로 이후의 인텔 CPU들은 BIOS나 운영 체제(OS)를 통해 제공되는 패치로 프로세서의 오류(에러타)를 수정할 수 있게 되었다.

펜티엄 프로에 처음 도입된 P6 마이크로아키텍처는 이후 10년 이상 인텔 프로세서의 기반이 되었다. 클럭 속도는 초기 150MHz에서 시작하여 "Tualatin" 코어의 펜티엄 III에서 1.4GHz까지 향상되었다. 또한 P6 아키텍처의 핵심 설계 요소들은 펜티엄 M(Banias, Dothan)과 인텔 코어(Yonah) 마이크로프로세서를 거쳐, 2006년 이후 등장한 코어 마이크로아키텍처(코어 2 프로세서)로 이어지며 인텔 CPU 발전의 중요한 토대를 마련했다.

3. 1. 명령어 처리

펜티엄 프로는 IA-32 명령어를 처리하기 위해 여러 단계를 거친다. 먼저 8KB 용량의 명령어 캐시에서 각 사이클마다 최대 16바이트의 명령어를 가져와(페치) 명령어 디코더로 보낸다.

명령어 디코더는 총 3개가 있는데, 기능이 모두 같지는 않다. 하나는 모든 x86 명령어를 해석할 수 있는 일반 디코더이고, 나머지 두 개는 간단한 x86 명령어만 해석할 수 있는 간단한 디코더이다. 이런 구조는 펜티엄 프로가 동시에 여러 명령어를 해석하는 능력, 즉 슈퍼스칼라 실행을 어느 정도 제한한다.

x86 명령어는 디코더를 통해 118비트 길이의 마이크로 연산(마이크로-옵스)이라는 작은 단위로 변환된다. 이 마이크로-옵스는 RISC 명령어와 유사하게 연산 종류, 두 개의 입력 데이터(소스), 그리고 결과 저장 위치(목적지) 정보를 담고 있다. 일반 디코더는 한 사이클에 최대 4개의 마이크로-옵스를 만들 수 있고, 간단한 디코더는 각각 1개의 마이크로-옵스를 만들 수 있다. 예를 들어, 메모리에 있는 데이터에 직접 연산하는 복잡한 x86 명령어(예: 레지스터 값을 메모리 특정 위치 값에 더하기)는 일반 디코더만 처리할 수 있으며, 최소 3개의 마이크로-옵스가 필요하다. 간단한 디코더는 하나의 마이크로-옵스로 변환될 수 있는 단순한 명령어만 처리한다. 만약 명령어가 4개 이상의 마이크로-옵스로 변환되어야 한다면, 시퀀서라는 장치가 여러 클럭 사이클에 걸쳐 필요한 마이크로-옵스를 생성한다. 또한 펜티엄 프로는 BIOS나 운영 체제(OS)를 통해 내부 마이크로코드를 업데이트할 수 있는 기능을 지원한 최초의 x86 프로세서이기도 했다.

이렇게 생성된 마이크로-옵스는 재정렬 버퍼(ROB)를 거쳐 예비 스테이션(RS)이라는 대기 장소에 머물다가 실제 연산을 수행하는 실행 유닛으로 보내진다. 매 클럭 사이클마다 최대 5개의 마이크로-옵스가 5개의 실행 유닛으로 보내질 수 있다. 펜티엄 프로는 레지스터 이름 변경을 통한 비순차적 실행과 추측 실행 방식을 사용하여 명령어 처리 속도를 높였다.

3. 2. 실행 유닛

펜티엄 프로는 총 6개의 실행 유닛을 가지고 있다. 이는 정수 유닛 2개, 부동 소수점 유닛(FPU) 1개, 로드 유닛 1개, 저장 주소 유닛 1개, 저장 데이터 유닛 1개로 구성된다. 정수 유닛 중 하나는 FPU와 실행 포트를 공유하는 구조이다.

FPU의 연산 성능은 다음과 같다.

연산 종류	지연 시간 (사이클)	비고
덧셈	3
곱셈	5
나눗셈 / 제곱근	18 ~ 69	파이프라인 처리되지 않음

3. 3. 명령어 집합

펜티엄 프로(P6) 아키텍처는 인텔 x86 명령어 집합에 몇 가지 새로운 명령어를 도입했다.

대표적인 예로 CMOVxx (조건부 이동) 명령어가 있다. 이 명령어는 플래그 레지스터의 특정 논리 조건 `xx`가 참일 경우에만 데이터를 이동시킨다. 여기서 `xx`는 조건부 분기 명령어에서 사용하는 조건 코드와 동일하다. 예를 들어, `CMOVNE` 명령어는 '같지 않음'(NE, Not Equal) 조건이 참일 때, 즉, Z 플래그가 0일 때만 지정된 값을 대상 레지스터로 이동시킨다. 이 명령어는 `if-then-else`와 같은 조건문을 분기 명령어 없이 처리할 수 있게 해주어, 분기 예측 실패로 인한 성능 저하를 줄이는 데 도움을 준다. 명령어 형식은 `CMOVxx 대상_레지스터, 소스_피연산자`이며, 소스 피연산자는 다른 레지스터나 메모리 주소가 될 수 있지만, 상수 값(즉시 값)은 직접 사용할 수 없다.

또한 UD2 (Undefined Instruction) 명령어가 공식적으로 문서화되었다. 이 명령어는 의도적으로 정의되지 않은 연산 코드로, 펜티엄 프로 및 그 이후의 모든 프로세서에서 실행 시 불법 명령어 예외를 발생시키도록 보장된다. 개발자들은 이 명령어를 이용하여 소프트웨어에서 심각한 오류가 감지되었을 때 프로그램을 의도적으로 중단시킴으로써, 예기치 않은 추가 문제를 방지하고 디버깅을 용이하게 할 수 있다.

3. 4. 성능

펜티엄 프로는 P6 (마이크로아키텍처)를 기반으로 하며, 32비트 코드 실행에 최적화된 설계를 가졌다. RISC의 설계 사상을 도입하여 x86 명령어를 내부적으로 여러 개의 단순화된 명령어(마이크로 연산)로 분할하여 처리했으며, 비순차적 실행, 분기 예측과 같은 당시로서는 첨단 기술을 채용했다. 이 덕분에 순수 32비트 환경에서는 동일 클럭의 펜티엄 프로세서보다 훨씬 뛰어난 연산 처리 속도를 보여주었다. 예를 들어, 200MHz 클럭에 256KB 2차 캐시를 탑재한 펜티엄 프로 시스템은 SPECint95 벤치마크에서 8.09점을 기록했는데, 이는 당시 가장 빨랐던 133MHz 펜티엄 시스템의 약 2배에 달하는 정수 연산 성능이었다. 부동 소수점 성능(SPECfp95 6.75점) 역시 기존 펜티엄보다 크게 향상되어 RISC 프로세서의 성능에 근접했다.

그러나 펜티엄 프로는 16비트 코드나 16비트와 32비트 코드가 혼합된 환경에서는 성능이 크게 저하되는 약점을 가지고 있었다. 이는 16비트 코드에서 자주 사용되는 부분 레지스터 접근 방식이 펜티엄 프로의 파이프라인 구조에서 잦은 파이프라인 플러싱(pipeline flushing)을 유발했기 때문이다.^[2] 이전 세대 프로세서에서는 성능 저하가 없었기에 최적화 기법으로 흔히 사용되던 방식이 펜티엄 프로에서는 오히려 성능 저하의 원인이 되었다. 출시 당시 주류 운영체제였던 도스, 윈도우 3.1x, 윈도우 95 등은 여전히 상당 부분 16비트 코드를 포함하고 있었기 때문에(특히 윈도우 95는 user.exe와 같은 핵심 부분이 16비트 코드로 남아 있었다), 이들 환경에서는 펜티엄 프로의 성능을 제대로 발휘하기 어려웠다. 심지어 특정 작업에서는 200MHz 펜티엄 프로가 133MHz 펜티엄보다 느린 경우도 발생했다. 윈도우 95 환경에서는 32비트 애플리케이션 실행 속도 역시 윈도우 NT 환경에서만큼 펜티엄 대비 큰 성능 향상을 보여주지 못했다. 펜티엄 프로의 잠재력을 완전히 끌어내기 위해서는 윈도우 NT, 리눅스, 유닉스, OS/2와 같은 완전한 32비트 운영체제가 필요했다. 이러한 16비트 성능 문제는 후속 제품인 펜티엄 II에서 부분적으로 개선되었다.

RISC 마이크로프로세서와의 비교에서는, 출시 초기 정수 연산 성능(SPECint95) 면에서는 당시 가장 빠른 RISC 프로세서보다 약간 우수했지만, 부동 소수점 연산 성능(SPECfp95)은 상당히 뒤처져 일부 RISC 프로세서의 절반 수준에 불과했다. 펜티엄 프로의 정수 연산 성능 우위는 오래가지 못했으며, 1996년 1월 MIPS 테크놀로지스의 R10000 프로세서와 디지털 이큅먼트 코퍼레이션의 알파 21164 EV56 변종에게 추월당했다.^[3]

또한, 비디오 메모리 쓰기 속도가 매우 느리다는 점도 약점으로 지적되었다. VIDSPEED와 같은 벤치마크 테스트에서는 동일 클럭의 펜티엄 시스템 대비 10% 수준의 성능을 보이기도 했다. 이 문제를 해결하기 위해 사용자들은 퀘이크와 같은 게임에서 VESA 그래픽 출력을 비디오 메모리가 아닌 시스템 메모리로 설정하거나,^[4] FASTVID와 같은 유틸리티를 사용하여 CPU의 쓰기 결합(Write-Combining) 기능을 활성화하여 성능을 개선하기도 했다.^[5][6] 이후 1997년부터는 메모리 유형 범위 레지스터(MTRR) 설정이 윈도우 비디오 드라이버에 의해 자동으로 관리되면서 이 문제는 상당 부분 해결되었다. 개선된 캐시/메모리 하위 시스템과 FPU 성능 덕분에, 1990년대 중후반에 등장한 3D 게임에서는 윈도우 NT 4.0 환경을 중심으로 클럭당 펜티엄보다 뛰어난 성능을 보이게 되었다.

하지만 펜티엄 프로는 MMX 명령어 세트를 지원하지 않았기 때문에, MMX를 활용하는 멀티미디어 애플리케이션에서는 성능이 저하되었다.

한편, 펜티엄 프로는 슈퍼컴퓨터 분야에서도 활용되었다. 2000년 6월, 인텔이 개발한 ASCI Red 슈퍼컴퓨터는 9,632개의 펜티엄 프로 프로세서(200MHz, 256KB L2 캐시)를 탑재하여 최대 3.2 테라FLOPS의 이론 성능을 달성하며 슈퍼컴퓨터 TOP500 순위에서 1위를 차지하기도 했다.

3. 5. 캐싱

펜티엄 프로의 가장 두드러진 특징은 온 패키지 L2 캐시였다. 출시 당시 256KB에서 시작하여 1997년에는 1MB까지 용량이 다양했다. 당시 제조 기술로는 대용량 L2 캐시를 프로세서 코어 다이에 직접 통합하기 어려웠기 때문에, 인텔은 L2 캐시용 다이를 패키지 내에 별도로 배치하는 방식을 택했다. 이 덕분에 L2 캐시는 CPU 코어와 동일한 클럭 속도로 작동할 수 있었다.

또한, 펜티엄 프로는 L2 캐시 접근을 위한 전용 백사이드 버스(BSB, Back-Side Bus)와 메인 메모리 접근을 위한 프론트 사이드 버스(FSB, Front-Side Bus)를 분리한 듀얼 독립 버스(DIB, Dual Independent Bus) 아키텍처를 도입했다. 기존 마더보드 기반 캐시 방식과 달리, DIB 구조는 CPU가 메인 메모리와 L2 캐시에 동시에 접근할 수 있게 하여 데이터 병목 현상을 크게 줄였다.^[7]

펜티엄 프로의 L2 캐시는 "논블로킹(non-blocking)" 방식으로 작동했다. 이는 프로세서가 한 번에 여러 개의 캐시 요청(최대 4개)을 동시에 발행할 수 있음을 의미하며, 캐시 미스(cache miss) 발생 시 성능 저하를 줄이는 데 기여했다. 이는 메모리 레벨 병렬 처리(Memory-Level Parallelism, MLP)의 한 예시이다.

이러한 온 패키지 고속 L2 캐시와 DIB 구조 덕분에 펜티엄 프로는 이전 x86 CPU들보다 훨씬 뛰어난 메모리 및 입출력 성능을 보여주었다. 특히 멀티프로세서 환경에서는 각 CPU가 독립적인 고속 캐시를 가짐으로써 중앙 캐시를 공유하는 방식에 비해 성능이 비약적으로 향상되었다.

하지만 온 패키지 캐시 방식은 단점도 가지고 있었다. 프로세서 코어 다이와 캐시 다이가 동일 패키지 내에 별도로 존재하며 고속 버스로 연결되는 구조였는데, 두 다이는 생산 과정 초기에 테스트가 불가능한 상태에서 결합되어야 했다. 이 때문에 두 다이 중 하나라도 결함이 있으면 전체 패키지를 폐기해야 했고, 이는 펜티엄 프로의 상대적으로 낮은 생산 수율과 높은 가격의 주요 원인이 되었다. 특히 1MB L2 캐시 버전은 512KB 캐시 다이 2개와 프로세서 코어 다이 1개가 결합된 3칩 구성이었기 때문에 가격이 매우 높았다.