맨위로가기

논리 회로

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
목차

1. 개요

논리 회로는 이진법, 부울 대수 등을 기반으로 하여 논리 연산을 수행하는 전자 회로이다. 1800년대부터 연구가 시작되어 전기 스위칭 회로, 스위칭 회로 이론, 트랜지스터 기술 발전을 거쳐 디지털 컴퓨터의 핵심 요소로 자리 잡았다. 논리 회로는 AND, OR, NOT, NAND, NOR, XOR, XNOR 등의 논리 게이트를 기본으로 하며, 조합 회로와 순차 회로로 구분된다. 순차 회로는 래치, 플립플롭, 카운터, 시퀀서 등을 포함하며, 메모리, 제어, 연산 등 다양한 기능을 수행한다. 논리 회로는 릴레이, 진공관, 트랜지스터 등 다양한 소자로 구현되었으며, 현재는 CMOS 기술을 기반으로 한 집적 회로가 널리 사용된다. 이러한 논리 회로는 컴퓨터, PLC, DSP 등 다양한 디지털 시스템에 활용되며, 대한민국은 반도체 산업의 중심지로서 논리 회로 설계 및 응용 기술 발전에 중요한 역할을 하고 있다.

더 읽어볼만한 페이지

  • 논리 게이트 - NAND 게이트
    NAND 게이트는 모든 입력이 1일 때 0을 출력하고 그 외에는 1을 출력하는 논리 게이트로서, 다양한 기호로 표현되며, AND 연산의 결과를 부정하는 연산을 수행하고, 여러 방식으로 구현될 수 있으며, 기능적으로 완전하여 디지털 회로 설계에 필수적이다.
  • 논리 게이트 - AND 게이트
    AND 게이트는 모든 입력이 참일 때만 참을 출력하고 하나라도 거짓이면 거짓을 출력하는 논리 게이트로, 논리곱으로 표현되며 다양한 방식으로 구현되어 디지털 시스템의 핵심 구성 요소로 사용된다.
논리 회로
기본 정보
유형디지털 회로
기능불 논리 연산 수행
입력하나 또는 여러 개의 논리적 입력
출력하나의 논리적 출력
기호고유한 도형
진리표모든 가능한 입력 조합에 대한 출력 표시
종류
기본 논리 게이트AND 게이트
OR 게이트
NOT 게이트
복합 논리 게이트NAND 게이트
NOR 게이트
XOR 게이트
XNOR 게이트
구현
전자적 구현다이오드-트랜지스터 논리 (DTL)
트랜지스터-트랜지스터 논리 (TTL)
상보형 금속 산화막 반도체 (CMOS)
기타 구현유압식
공압식
광학식
기계식
화학적
측정
팬아웃게이트가 구동할 수 있는 입력의 수
전력 소모게이트가 사용하는 전력의 양
속도게이트의 스위칭 속도
비용게이트를 제조하는 데 드는 비용
응용 분야
사용 분야디지털 전자 제품
컴퓨터
데이터 저장소
기타 디지털 장치

2. 역사 및 발전

이진법은 고대의 ''주역''의 이진 체계의 영향을 받은 고트프리트 빌헬름 라이프니츠(1705년 발표)에 의해 발전되었다.[7][8] 라이프니츠는 이진 체계를 사용하면 산술과 논리의 원리를 결합할 수 있다는 것을 확립했다.

1886년 한 편지에서 찰스 샌더스 피어스는 논리 연산이 전기 스위칭 회로에 의해 수행될 수 있는 방법을 설명했다.[9] 초기의 전기 기계식 컴퓨터는 후대의 진공관(열전자관)이나 트랜지스터(후대의 전자 컴퓨터가 만들어진 기반)와 같은 혁신적인 기술이 아닌 스위치와 릴레이 논리로 구성되었다.

1934년부터 1936년까지 NEC 엔지니어 나카시마 아키라, 클로드 섀넌 및 빅터 셰스타코프는 일련의 논문에서 독립적으로 발견한 2값 부울 대수가 스위칭 회로의 동작을 설명할 수 있음을 보여주는 스위칭 회로 이론을 소개했다.[11][12][13][14] 전기 스위치의 이러한 특성을 사용하여 논리를 구현하는 것은 모든 전자식 디지털 컴퓨터의 기본 개념이다. 스위칭 회로 이론은 디지털 회로 설계의 기반이 되었으며, 제2차 세계 대전 중과 그 이후 전기 공학계에 널리 알려지면서 이전에 만연했던 임시변통적인 방법을 능가하는 이론적 엄격성을 갖게 되었다.[14]

1948년, 바딘과 브래튼은 반전층을 가진 절연 게이트 트랜지스터(IGFET)를 특허 출원했다. 그들의 개념은 오늘날 CMOS 기술의 기반을 형성한다.[15] 1963년 페어차일드 반도체의 치-탕 사와 프랭크 완래스는 상보형 금속 산화물 반도체(CMOS) 논리를 개발하였다.

디지털 회로와 논리 연산의 대응 관계는 나카지마 아키라(中嶋章)가 1934년경부터 연구하여, 논문으로는 1936-1937년[54]에 하자와 마사오(榛沢正男)와 함께 발표한 "계전기 회로에 있어서의 단부분로의 등가 변환의 이론"을 시초로 하며, 클로드 섀넌(Claude Shannon)의 1937년 연구와 그 발표가 유명하다(그 외에도 잇따라 발표되고 있다).

1960년대에 등장한 범용 로직 IC에 의해 아날로그적인 회로 설계와 논리 설계를 거의 분리할 수 있게 되었다. 대한민국에서는 1960년대부터 텍사스 인스트루먼트의 7400 시리즈와 같은 표준 논리 IC가 도입되어 논리 회로 설계가 발전하기 시작했다.

대규모 회로 설계에는 하드웨어 기술 언어(HDL)가 많이 사용되게 되었다. 1990년대 후반부터 시제품이나 소량 생산의 경우 논리가 프로그래밍 가능한(재작성 가능한) PLD나 CPLD, FPGA 등이 사용되기 시작했다.

2. 1. 기호

일반적으로 사용되는 기본 논리 게이트 기호에는 ANSI/IEEE 표준 91-1984 및 그 보충 자료인 ANSI/IEEE 표준 91a-1991에 정의된 두 가지 집합이 있다. 전통적인 회로도를 기반으로 하는 "독특한 모양" 집합은 간단한 그림에 사용되며, 1950년대와 1960년대의 미국 군사 표준 MIL-STD-806에서 유래되었다.[19] 때때로 비공식적으로 "군사용"으로 불리기도 하는데, 이는 기원을 반영한 것이다. ANSI Y32.14 및 기타 초기 산업 표준을 기반으로 하여 IEEE 및 IEC에 의해 개선된 "직사각형 모양" 집합은 모든 유형의 게이트에 직사각형 윤곽선을 가지며, 전통적인 기호로는 표현할 수 없는 훨씬 더 광범위한 범위의 장치를 표현할 수 있다.[20] IEC 표준인 IEC 60617-12는 유럽의 EN 60617-12:1999, 영국의 BS EN 60617-12:1999, 독일의 DIN EN 60617-12:1998과 같은 다른 표준에서 채택되었다.

IEEE 표준 91-1984와 IEC 60617-12의 공통 목표는 회로 기호를 사용하여 디지털 회로의 복잡한 논리 기능을 설명하는 통일된 방법을 제공하는 것이었다. 이러한 기능은 단순한 AND 및 OR 게이트보다 더 복잡했다. 4비트 카운터와 같은 중규모 회로부터 마이크로프로세서와 같은 대규모 회로까지 다양했다.

IEC 60617-12 및 그 번호가 변경된 후속 표준인 IEC 60617-12는 "독특한 모양" 기호를 명시적으로 보여주지는 않지만, 금지하지도 않는다.[20] 그러나 이러한 기호는 ANSI/IEEE 표준 91(및 91a)에 다음과 같은 주석과 함께 표시된다. "IEC 간행물 617, 12부에 따르면 독특한 모양 기호는 선호되지 않지만, 해당 표준과 모순되는 것으로 간주되지 않는다." IEC 60617-12에는 해당하는 주석(2.1절)이 포함되어 있다. "선호되지 않지만, 공식적인 국가 표준에서 인식하는 다른 기호(예: 기호 대신 독특한 모양[기본 게이트 목록])의 사용은 본 표준과 모순되는 것으로 간주되지 않는다. 복잡한 기호를 형성하기 위해 이러한 다른 기호를 결합하여 사용하는 것은 권장되지 않는다(예: 포함된 기호로 사용)." 이러한 타협은 각각의 IEEE 및 IEC 작업 그룹 간에 이루어져 IEEE 및 IEC 표준이 서로 상호 준수할 수 있도록 했다.

1980년대에는 회로도가 회로 기판과 게이트 어레이로 알려진 맞춤형 IC를 설계하는 주된 방법이었다. 오늘날 맞춤형 IC와 필드 프로그래머블 게이트 어레이는 일반적으로 Verilog 또는 VHDL과 같은 하드웨어 기술 언어(HDL)를 사용하여 설계된다.

{| class="wikitable" style="text-align:center;"

|-

! 유형 !! 독특한 모양
(IEEE 표준 91/91a-1991) !! 직사각형 모양
(IEEE 표준 91/91a-1991)
(IEC 60617-12:1997) !! A와 B 사이의 불 대수 !! 진리표

|-

! colspan="5" | 단일 입력 게이트

|-

| '''버퍼'''

|

버퍼 기호


|

버퍼 기호


| {A}

|

입력출력
AQ



|-

| '''NOT'''
(인버터)

|

NOT 기호


|

NOT 기호


| \overline{A} 또는 \neg A

|

입력출력
AQ



|-

| colspan="5" style="text-align:left;" |전자공학에서 NOT 게이트는 일반적으로 인버터라고 한다. 기호의 원은 ''버블''이라고 하며, 논리 다이어그램에서 외부 논리 상태와 내부 논리 상태 사이의 논리 부정(1에서 0 또는 그 반대)을 나타내는 데 사용된다. 회로 다이어그램에서는 ''양극성 논리 규칙'' 또는 ''음극성 논리 규칙''이 사용되고 있음을 주장하는 문장과 함께 사용되어야 한다(각각 고전압 레벨 = 1 또는 저전압 레벨 = 1). ''쐐기''는 회로 다이어그램에서 전체 회로 다이어그램에 통일된 규칙을 적용할 필요 없이 액티브 로우(저전압 레벨 = 1) 입력 또는 출력을 직접 나타내는 데 사용된다. 이것은 ''직접 극성 표시''라고 한다. IEEE 표준 91/91A 및 IEC 60617-12를 참조한다. ''버블''과 ''쐐기''는 모두 사용된 논리 규칙에 따라 회로 다이어그램에서 독특한 모양 기호와 직사각형 모양 기호에 사용할 수 있다. 순수 논리 다이어그램에서는 ''버블''만 의미가 있다.

|-

! colspan="5" |논리곱 및 논리합

|-

| '''AND'''

|

AND 기호


|

AND 기호


| A \cdot B 또는 A \land B

|

입력출력
ABQ



|-

| '''OR'''

|

OR 기호


|

OR 기호


| A+B 또는 A \lor B

|

입력출력
ABQ



|-

! colspan="5" |부정 및 공통 부정

|-

| '''NAND'''

|

NAND 기호


|

NAND 기호


| \overline{A \cdot B} 또는 A \uparrow B

|

입력출력
ABQ



|-

| '''NOR'''

|

NOR 기호


|
NOR 기호


| \overline{A + B} 또는 A \downarrow B

|

입력출력
ABQ



|-

! colspan="5" |배타적 논리합 및 동치

|-

| '''XOR'''

|

XOR 기호


|
XOR 기호


| A \oplus B 또는 A \veebar B

|

입력출력
ABQ



|-

| colspan="5" style="text-align:left;" |두 개의 입력 배타적 논리합의 출력은 두 입력 값이 ''다를 때만'' 참이고, 값에 관계없이 같으면 거짓이다. 두 개 이상의 입력이 있는 경우 독특한 모양 기호의 출력은 정의되지 않는다. 직사각형 모양 기호의 출력은 참 입력의 수가 정확히 하나이거나, 한정 기호의 "=" 다음에 오는 수와 정확히 일치하는 경우 참이다.

|-

| '''XNOR'''

|

XNOR 기호


|
XNOR 기호


| \overline{A \oplus B} 또는 {A \odot B}

|

입력출력
ABQ



|}

2. 1. 1. 드 모르간 등가 기호

드 모르간의 법칙을 이용하면, AND 함수는 입력과 출력이 부정된 OR 함수와 동일하다. 마찬가지로 OR 함수는 입력과 출력이 부정된 AND 함수와 동일하다. NAND 게이트는 입력이 부정된 OR 게이트와 같고, NOR 게이트는 입력이 부정된 AND 게이트와 같다.

이러한 대체 기호를 사용하면 논리 회로도가 훨씬 명확해지고, 활성 하이 출력이 활성 로우 입력에 잘못 연결되는 것을 보여주는 데 도움이 된다. 양쪽 끝에 논리적 부정이 있는 연결은 부정 없는 연결과 적절한 게이트 변경으로 대체할 수 있다. 한쪽 끝에만 부정이 있고 다른 쪽에는 부정이 없는 연결은 두 끝 중 하나에 드 모르간 등가 기호를 사용하여 해석하기 쉽게 만들 수 있다. 연결의 양쪽 끝에 있는 부정 또는 극성 표시기가 일치하면 해당 경로에 논리적 부정이 없다(실제로는 버블이 "상쇄됨"). 따라서 한 기호에서 다음 기호로 논리 상태를 추적하기가 쉬워진다.

드 모르간 기호는 게이트의 주요 논리적 목적과 "신호"(활성, 켜짐) 상태로 간주되는 노드의 극성을 더 명확하게 보여줄 수 있다.

드 모르간의 정리는 경제적인 이유로 논리 게이트를 NAND 게이트만의 조합 또는 NOR 게이트만의 조합으로 구현하는 데 가장 일반적으로 사용된다.

3. 논리 회로의 설계

논리식이나 진리표가 사용된다. 좀 더 회로도적인 표기 수단으로 '''MIL 기호''' 등 논리 소자 기호가 사용되었다.

1960년대에 표준 논리 IC(텍사스 인스트루먼트의 7400 시리즈)가 등장하자 아날로그 회로 설계와 논리 설계를 분리하여 단순하게 구현할 수 있게 되었다.

작은 규모에서는 논리 소자 기호로 설계할 수 있지만 규모가 커지면 힘들어진다. 그렇기 때문에 1990년대부터 대규모 회로 설계에는 하드웨어 기술 언어가 사용되고 있다. 그리고 집적 회로 기술의 발전에 대응할 수 있도록 다양한 모델에 적용이 가능한 독립적인 모델(동작 기술)을 사용하여 설계한다.

1990년대 후반에는 개발품의 경우 논리 회로 프로그램을 이용하여 PLD, CPLD, FPGA을 사용하였다. 양산품이나 높은 성능이 요구될 경우 ASIC를 사용했다.

3. 1. 정논리·부논리

MIL 기호를 포함하여 일반적인 논리 다이어그램[32]에서는 정논리와 부논리가 혼재하여 사용된다.

정논리에서는 “H”를 참값의 “참”에, 부논리에서는 “L”을 참값의 “참”에 대응시킨다.

엄밀히는 정논리 출력 신호선은 반드시 정논리 입력에 연결되어야 하며, 부논리 출력은 부논리 입력에 연결되어야 하지만, 도면상의 표기로서 반드시 지켜진다고는 할 수 없다[52] (“엄밀히는”이라기보다는 도면의 목적에 따라 다르다. 예를 들어, 논리적인 동작을 이해하기 위한 그림인가, 제조를 위한 전기 회로도에 가까운 성격의 것인가, 결국은 경우에 따라 다를 것이다).

4. 조합 회로

입력 신호만으로 출력이 결정되는 회로이다. 조합 논리 회로[33]는 현재 입력만으로 출력이 결정되는 회로이다.

== 논리 게이트 ==

AND, NOT, OR, XOR 등 기본이 되는 논리 연산을 수행하는 것이다. 덧붙여서 일반적인 논리 회로 설계를 하는 기술자는 수학의 논리 연산 기호와 다른 기호를 사용하여 논리식을 기술하는 경우가 많다.

논리논리식회로 기호 (MIL 기호)회로 기호 (JIS 기호)
NOT\overline{A}NOTNOT
ORA + BOROR
ANDA \cdot BANDAND
XORA \oplus BXORXOR
NOR\overline{A + B}NORNOR
NAND\overline{A \cdot B}NANDNAND



== 응용 회로 ==


  • 셀렉터: 출력 신호 중 하나를 선택하여 출력하는 것이다.
  • 멀티플렉서: 입력 회로 중 하나를 선택하여 출력하는 것이다.
  • 가산기: 이진수 연산(덧셈이나 뺄셈)을 처리하는 것이다.[33] 가산기는 이진수의 덧셈을 수행하는 장치이다. 전가산기[36]와 반가산기[37]가 있으며, 다 자릿수 전가산기는 자릿수 올림을 고속화하기 위해 "캐리 룩어헤드 회로"를 갖춘 것도 있다. 음수 표현에 2의 보수를 사용한다면, 뺄셈은 2의 보수를 더하는 것으로 구현할 수 있다. 회로 규모가 커지더라도 속도를 조금이라도 높이고 싶은 경우, 뺄셈에 대응하기 위한 논리 반전 추가(XOR을 1단 또는 NOT을 1단과 선택기를 1단)를 피하고 전용 뺄셈 회로를 갖는 경우도 있다. 반감산기는 XOR이며 반가산기와 완전히 동일하기 때문에, 감산기에는 전감산기[38]만 있다.
  • 인코더: 여러 입력 중 하나가 '참'일 때 해당하는 2진 코드를 출력하는 장치이다.
  • 디코더: 2진 코드 입력에 따라 여러 출력선 중 하나만을 '참'으로 하는 장치이다.
  • 멀티플렉서: 2진 코드 입력에 따라 여러 입력 중 하나를 선택하여 출력하는 장치이다. "데이터 선택기"[34]라고도 불린다.
  • 디멀티플렉서[35]: 2진 코드 입력에 따라 하나의 입력을 여러 출력 중 하나로 출력하는 장치이다.
  • 곱셈기: 이진수의 곱셈을 수행하는 장치이다. 과거에는 ALU에서 덧셈과 시프트를 반복하여 곱셈을 수행했지만, 최근에는 많은 게이트 회로에 의해 한 번에 곱셈을 수행하는 전용 곱셈기가 사용되고 있다.
  • 배럴 시프터: 시프트 레지스터에 의한 시프트 동작에서는 이동 비트 수만큼 클록 동작 시간이 걸리지만, 이를 피하기 위해 멀티플렉서를 여러 개 병렬로 배치하는 것과 마찬가지로 많은 게이트 회로에 의해 한 번에 이동시키는 것으로 구현하는 것이다.
  • 비교기[39]: "디지털 컴패레이터"라고도 불리며, 개념적으로는 일치 회로나 불일치 회로, 크기를 비교하는 비교기가 있으며[52], 실제 로직 IC에서는 4비트나 8비트 비교기에 이러한 모든 신호가 출력되는 것이 많다.[40]
  • 전송 게이트 (Transmission gate): 기능적으로는 입출력 간의 전기적인 직결 또는 절연 상태를 전환하는 스위치이므로, 디지털에 국한되지 않고 아날로그에도 사용할 수 있는 게이트이지만, XOR 게이트 구현 등 논리 회로에도 유용한 응용이 있다.

4. 1. 논리 게이트

AND, NOT, OR, XOR 등 기본이 되는 논리 연산을 수행하는 것이다. 덧붙여서 일반적인 논리 회로 설계를 하는 기술자는 수학의 논리 연산 기호와 다른 기호를 사용하여 논리식을 기술하는 경우가 많다.

논리논리식회로 기호 (MIL 기호)회로 기호 (JIS 기호)
NOT\overline{A}NOTNOT
ORA + BOROR
ANDA \cdot BANDAND
XORA \oplus BXORXOR
NOR\overline{A + B}NORNOR
NAND\overline{A \cdot B}NANDNAND


4. 1. 1. 응용 회로


  • 셀렉터: 출력 신호 중 하나를 선택하여 출력하는 것이다.
  • 멀티플렉서: 입력 회로 중 하나를 선택하여 출력하는 것이다.
  • 가산기: 이진수 연산(덧셈이나 뺄셈)을 처리하는 것이다.[33] 가산기는 이진수의 덧셈을 수행하는 장치이다. 전가산기[36]와 반가산기[37]가 있으며, 다 자릿수 전가산기는 자릿수 올림을 고속화하기 위해 "캐리 룩어헤드 회로"를 갖춘 것도 있다. 음수 표현에 2의 보수를 사용한다면, 뺄셈은 2의 보수를 더하는 것으로 구현할 수 있다. 회로 규모가 커지더라도 속도를 조금이라도 높이고 싶은 경우, 뺄셈에 대응하기 위한 논리 반전 추가(XOR을 1단 또는 NOT을 1단과 선택기를 1단)를 피하고 전용 뺄셈 회로를 갖는 경우도 있다. 반감산기는 XOR이며 반가산기와 완전히 동일하기 때문에, 감산기에는 전감산기[38]만 있다.
  • 인코더: 여러 입력 중 하나가 '참'일 때 해당하는 2진 코드를 출력하는 장치이다.
  • 디코더: 2진 코드 입력에 따라 여러 출력선 중 하나만을 '참'으로 하는 장치이다.
  • 멀티플렉서: 2진 코드 입력에 따라 여러 입력 중 하나를 선택하여 출력하는 장치이다. "데이터 선택기"[34]라고도 불린다.
  • 디멀티플렉서[35]: 2진 코드 입력에 따라 하나의 입력을 여러 출력 중 하나로 출력하는 장치이다.
  • 곱셈기: 이진수의 곱셈을 수행하는 장치이다. 과거에는 ALU에서 덧셈과 시프트를 반복하여 곱셈을 수행했지만, 최근에는 많은 게이트 회로에 의해 한 번에 곱셈을 수행하는 전용 곱셈기가 사용되고 있다.
  • 배럴 시프터: 시프트 레지스터에 의한 시프트 동작에서는 이동 비트 수만큼 클록 동작 시간이 걸리지만, 이를 피하기 위해 멀티플렉서를 여러 개 병렬로 배치하는 것과 마찬가지로 많은 게이트 회로에 의해 한 번에 이동시키는 것으로 구현하는 것이다.
  • 비교기[39]: "디지털 컴패레이터"라고도 불리며, 개념적으로는 일치 회로나 불일치 회로, 크기를 비교하는 비교기가 있으며[52], 실제 로직 IC에서는 4비트나 8비트 비교기에 이러한 모든 신호가 출력되는 것이 많다.[40]
  • 전송 게이트 (Transmission gate): 기능적으로는 입출력 간의 전기적인 직결 또는 절연 상태를 전환하는 스위치이므로, 디지털에 국한되지 않고 아날로그에도 사용할 수 있는 게이트이지만, XOR 게이트 구현 등 논리 회로에도 유용한 응용이 있다.

5. 순차 회로

이전 상태의 신호와 외부 입력 신호에 따라 출력이 결정되는 회로이다. '''이전상태'''가 계속 유지되려면 출력을 입력에 반영하는 되먹임 논리회로 구조를 갖는다.[41]

SR NOR 게이트 래치의 작동 방식 애니메이션


논리 게이트는 상태를 유지하여 데이터를 저장하는 데에도 사용할 수 있다. 여러 개의 게이트를 "래치" 회로로 연결하여 저장 요소를 구성할 수 있다. 래치 회로는 정적 램에 사용된다. 클럭 신호를 사용하고 클럭의 상승 또는 하강 에지에서만 변경되는 더 복잡한 설계는 에지 트리거 "플립플롭"이라고 한다. 형식적으로 플립플롭은 두 개의 안정된 상태를 무기한 유지할 수 있으므로 바이 스테이블 회로라고 한다. 여러 비트 값을 저장하기 위해 여러 개의 플립플롭을 병렬로 결합한 것을 레지스터라고 한다. 이러한 게이트 설정을 사용할 때 전체 시스템은 메모리를 가지며, 이전 상태(들), 즉 입력 상태의 ''순서''에 의해 출력이 영향을 받을 수 있으므로 순차 논리 회로 시스템이라고 한다. 반대로, 조합 논리 회로의 출력은 이전 입력 및 출력 상태의 영향을 받지 않고 현재 입력의 조합이다.

이러한 논리 회로는 컴퓨터 메모리에 사용된다. 성능은 저장 속도, 복잡성 및 안정성과 같은 요소에 따라 다르며, 응용 프로그램에 따라 다양한 유형의 설계가 사용된다.

순서 회로는 과거의 내부 상태와 입력 신호에 따라 출력이 결정되는 회로이다. 조합 회로는 전파 지연에 의해 신호가 지연되는 것을 제외하면 입력의 조합만으로 출력이 유일하게 결정되지만, 순서 회로는 루프에 의해 내부에 상태를 유지하고 있으며, 과거 입력에 영향을 받는 그 상태도 출력 결정에 관여한다. 입력 신호의 조합에 따라서는 “불안정”이 되는 경우가 있다.

5. 1. 래치와 플립플롭

제어 신호에 따라, 현재의 입력 신호가 저장되거나 이전의 입력 신호를 보관 유지한다.

'''래치와 플립플롭의 차이'''는 입력이 들어왔을 때, 출력에 반영하는 방식이 다르다.

  • 래치 : 입력이 들어왔을 때, 조건이 맞으면 바로 반영된다. 단, EN 신호가 있을 경우, 이 조건이 만족해야 한다.
  • 플립플롭 : 입력이 들어왔을 때, 클럭(CLK, CK, clock)의 동기 신호에 의해 입력이 반영된다.


'''플립플롭'''은 입력을 반영하는 시점이 상승에지(클럭에서 논리 L에서 H로 바뀌는 순간)나 하강에지(클럭에서 논리 H에서 L로 바뀌는 순간)에서 반영한다. 이 반영시점 동기를 위해 래치보다 회로가 복잡하다.

플립플롭은 제어 신호에 따라 현재 입력 신호를 유지하는 것이다. 래치라고도 한다. 논리 회로에서는 플립플롭이라고 부르는 것도, 컴퓨터 시스템의 회로 명칭으로는 (보통은 여러 비트의 기억 회로를) '''레지스터'''라고 부른다.

'''비동기식 플립플롭'''은 클록 입력이 없으며, 그 시점의 입력 값에 따라 출력이 변화하고, 새로운 입력 신호가 올 때까지 같은 상태를 유지한다.

  • 비동기식 RS-FF(=RS 래치): 표준에서는 R과 S가 모두 "참"인 것은 금지되어 있지만, 설정 우선, 재설정 우선의 경우에는 양 입력이 모두 "참"일 때 설정에만 "참" 입력이 있었던 것, 또는 재설정에만 "참" 입력이 있었던 것으로 취급되는 설정을 할 수 있는 것이 있다.
  • 비동기식 D-FF(=D 래치): RS-FF의 S 입력에 스트로브 입력(G)에 의한 게이트 제어가 추가된 것이다. 스트로브가 "참"인 동안은 D 입력은 Q 출력에 그대로 반영되고, 스트로브가 "참"에서 "거짓"으로 바뀌면 그 변화 시점(상승, 또는 하강)에서 입력을 유지한다.


'''동기식 플립플롭'''은 클록 신호(CLK, CK 등으로 표기)의 상승(또는 하강)에 동기하여 그 시점의 입력(D, S, J 등)에 대응하는 신호를 출력한다. 이 출력은 다음에 클록이 상승(또는 하강)할 때까지 갱신되지 않는다.

  • 동기식 RS-FF: RS는 리셋/reset영어과 셋/set영어에서 유래했다.
  • 동기식 D-FF: D는 데이터/data영어 또는 딜레이/delay영어에서 유래했다.
  • JK-FF: RS-FF의 동작에 가깝지만 R과 S가 모두 "참"일 때는 출력이 반전되므로 R과 S에 같은 입력을 주면 동기식 T-FF로 동작한다. J와 K에 서로 반전된 입력을 주면 D-FF가 된다. 물론 RS-FF로 사용할 수도 있다. 따라서 JK-FF는 여러 가지 구성으로 사용된다. 내부에는 2단의 비동기 FF가 마스터-슬레이브 구성으로 나란히 있어 동기 동작을 수행한다.
  • T-FF: 클록이나 클리어, 프리셋 이외의 입력은 없고, 클록이 입력될 때마다 출력이 반전된다. T는 토글/toggle영어에서 유래했다.

5. 1. 1. 플립플롭 (Flip-Flop)

플립플롭은 클럭(CLK, CK 등으로 표기) 신호에 동기화되면서 입력 값(D, S, J 등)을 출력한다. 이 값들은 다음 클럭이 입력되기 전까지 보존된다.

  • D 플립플롭
  • J-K 플립플롭
  • T 플립플롭
  • A 플립플롭


논리 게이트는 상태를 유지하여 데이터를 저장하는 데에도 사용할 수 있다. 여러 개의 게이트를 "래치" 회로로 연결하여 저장 요소를 구성할 수 있다. 래치 회로는 정적 램에 사용된다. 클럭 신호를 사용하고 클럭의 상승 또는 하강 에지에서만 변경되는 더 복잡한 설계는 에지 트리거 "플립플롭"이라고 한다. 형식적으로 플립플롭은 두 개의 안정된 상태를 무기한 유지할 수 있으므로 바이 스테이블 회로라고 한다. 여러 비트 값을 저장하기 위해 여러 개의 플립플롭을 병렬로 결합한 것을 레지스터라고 한다.

'''플립플롭'''은 제어 신호에 따라 현재 입력 신호를 유지하는 것이다. 래치라고도 한다. 논리 회로에서는 플립플롭이라고 부르는 것도, 컴퓨터 시스템의 회로 명칭으로는 (보통은 여러 비트의 기억 회로를) '''레지스터'''라고 부른다.

'''비동기식 플립플롭'''은 클록 입력이 없으며, 그 시점의 입력 값에 따라 출력이 변화하고, 새로운 입력 신호가 올 때까지 같은 상태를 유지한다.

  • 비동기식 RS-FF(=RS 래치): 표준에서는 R과 S가 모두 "참"인 것은 금지되어 있지만, 설정 우선, 재설정 우선의 경우에는 양 입력이 모두 "참"일 때 설정에만 "참" 입력이 있었던 것, 또는 재설정에만 "참" 입력이 있었던 것으로 취급되는 설정을 할 수 있는 것이 있다.
  • 비동기식 D-FF(=D 래치): RS-FF의 S 입력에 스트로브 입력(G)에 의한 게이트 제어가 추가된 것이다. 스트로브가 "참"인 동안은 D 입력은 Q 출력에 그대로 반영되고, 스트로브가 "참"에서 "거짓"으로 바뀌면 그 변화 시점(상승, 또는 하강)에서 입력을 유지한다.


'''동기식 플립플롭'''은 클록 신호(CLK, CK 등으로 표기)의 상승(또는 하강)에 동기하여 그 시점의 입력(D, S, J 등)에 대응하는 신호를 출력한다. 이 출력은 다음에 클록이 상승(또는 하강)할 때까지 갱신되지 않는다.

  • 동기식 RS-FF: RS는 reset영어과 set영어에서 유래했다.
  • 동기식 D-FF: D는 data영어 또는 delay영어에서 유래했다.
  • JK-FF: RS-FF의 동작에 가깝지만 R과 S가 모두 "참"일 때는 출력이 반전되므로 R과 S에 같은 입력을 주면 동기식 T-FF로 동작한다. J와 K에 서로 반전된 입력을 주면 D-FF가 된다. 물론 RS-FF로 사용할 수도 있다. 따라서 JK-FF는 여러 가지 구성으로 사용된다. 내부에는 2단의 비동기 FF가 마스터-슬레이브 구성으로 나란히 있어 동기 동작을 수행한다.
  • T-FF: 클록이나 클리어, 프리셋 이외의 입력은 없고, 클록이 입력될 때마다 출력이 반전된다. T는 toggle영어에서 유래했다.

5. 2. 완전 동기식 회로

전체가 동일한 클럭으로 동작되는 회로이다.(동기클럭 설계)[52] 특히 대규모 회로에서 넓게 사용되고 있다.[52]

  • 설계할 때 대규모 회로 시뮬레이션이 빠르다.
  • 제조할 때 모든 래치의 1, 0 변화 테스트를 하는 벤치 프로그램 제작이 쉽다.


동기식은 비동기식에 비해 신호 지연이나 레이싱과 같은 문제로 인한 동작 불량을 줄이거나 근절할 수 있지만, 회로 규모가 커지므로 소비 전력과 회로 비용이 증가한다.[52] 비동기식은 간단한 회로 구성을 채택할 수 있으므로 저소비 전력에 회로 비용도 저렴하며, 회로 설계가 최적화되면 고속 동작이 가능하지만, 설계 마진이 작아지는 경향이 있어 작은 실수가 동작 불량으로 이어진다.[52]

특히 완전 동기식 회로는 전체적으로 공유하는 클럭 신호를 이용하여 동작의 타이밍을 맞추는 회로이다(클록 동기 설계).[52] 대규모 회로에서 널리 사용되고 있다.[52] 설계 시 대규모 회로의 시뮬레이션을 수행하기 쉽고, 제조 시 모든 라치의 1·0이 전환되는지 여부를 테스트하는 시험기의 프로그램을 작성하기 쉽다는 장점이 있다.[52]

5. 3. 카운터

카운터는 레지스터와 게이트로 구성되어 순서에 따라 일정한 출력이 나오고, 일정 주기가 되면 원래 상태로 되돌아가는 회로이다.[42] 필드 코드 카운터는 모든 출력 상태가 사용되는 카운터로, 2비트 코드 카운터, 그레이 코드 카운터, 이진 카운터 등이 있다.[42] 언필드 코드 카운터는 출력의 일부만 사용되는 카운터로, 3비트 이상 코드 카운터, 링 카운터, M계열 발생기 등이 있다.[43]

시프트 레지스터는 직렬 플립플롭의 입력과 출력을 연결하여 클럭에 맞춰 각 FF를 이동시키는 동작을 한다. 존슨 카운터는 시프트 레지스터의 첫 단과 마지막 단의 입출력을 반전하여 연결한 것이고,[42] 링 카운터는 시프트 레지스터의 첫 단과 마지막 단을 직접 연결한 것이다.[42]

카운터에는 동기식과 비동기식이 있으며, 비동기식 카운터는 이전 단계의 결과에 따라 다음 단계의 동작이 결정되므로 다단계가 될수록 지연이 누적된다. 많은 카운터 회로는 덧셈/뺄셈 동작 선택, 초기값 프리셋, 리셋 등의 기능을 갖추고 있으며, 다단 연결을 위한 캐리 아웃/인 입력 등이 제공된다.[52]

5. 4. 시퀀서 (Sequencer)

입력 신호에 따라서 카운터, 레지스터, 게이트 등으로 제작된 회로가 연산 및 일련의 동작을 하는 것이다.

6. 순차 회로 설계 기법

순차 회로 설계에서 상태도를 활용하는 기법이 많이 사용된다. 설계 목적을 구현하기 위해 동작 상태를 추상화하여 상태도를 그리고, 입력과 출력을 표시하여 논리 회로로 구현한다.

7. 동기식 및 비동기식 회로

동기식 회로는 비동기식 회로에 비해 신호 지연이나 레이싱과 같은 문제로 인한 동작 불량을 줄이거나 없앨 수 있지만, 회로 규모가 커지므로 소비 전력과 회로 비용이 증가한다.[52] 비동기식 회로는 간단한 회로 구성을 채택할 수 있으므로 저소비 전력에 회로 비용도 저렴하며, 회로 설계가 최적화되면 고속 동작이 가능하지만, 설계 마진이 작아지는 경향이 있어 작은 실수가 동작 불량으로 이어진다.

특히 완전 동기식 회로는 전체적으로 공유하는 클록 신호를 이용하여 동작의 타이밍을 맞추는 회로이다(클록 동기 설계). 대규모 회로에서 널리 사용되고 있다. 설계 시 대규모 회로의 시뮬레이션을 수행하기 쉽고, 제조 시 모든 래치의 1·0이 전환되는지 여부를 테스트하는 시험기의 프로그램을 작성하기 쉽다는 장점이 있다.

동기식에 대응하여, 별도의 동기 신호를 갖지 않는 것을 비동기식이라고 하며, 비동기 논리 회로(Asynchronous circuit)라고 한다. 일본 전기 시험소(덴키시켄쇼/電気試験所일본어)의 ETL Mark I 및 Mark II, 후지쓰(富士通)의 FACOM 128 등의 계전기식 계산기에 채용된 바 있다. 마이크로프로세서(마이쿠로푸로셋사/マイクロプロセッサ일본어)에서는 상업적으로 판매되지는 않았지만 AMULET이나 남곡 연구실(南谷研)의 "TITAC"가 있다.

7. 1. 정적 및 동적 논리 회로

SRAM처럼 전압 공급만으로 작동하는 논리 회로를 정적 논리 회로라고 한다. DRAM과 같이 끊임없이 동작해야 정상적으로 작동하는 논리 회로는 동적 논리 회로라고 한다. 마이크로프로세서의 레지스터처럼 많은 기억 용량이 필요한 경우, 소자 수 면에서 유리한 동적 회로가 사용되는 경우가 있으며, 이러한 마이크로프로세서는 동작 주파수에 하한이 있고, 클럭을 멈출 수 없다.

항상 작동하는 회로로 논리 연산을 수행하는 것을 정적 논리라고 하며, 현재 사용되고 있는 많은 논리 회로, 예를 들어 범용 논리 IC의 대부분이 정적 논리 회로이다. 반면, 클럭에 맞춰 1클럭에 1단계의 논리 연산을 수행하는 방식을 동적 논리(en:Dynamic logic (digital electronics))라고 한다. 일본 전기 시험소의 ETL Mark III·IV, 파라메트론 회로 방식, 트랜스퓨터의 내부 회로 등에 실제 사례가 있다.

8. 기타 논리 회로 구성 요소

와이어드 오어는 여러 개의 오픈 컬렉터 출력을 사용하여 OR 회로를 구성하는 방법이다.[45] TTL에서는 여러 개의 디지털 출력을 바로 연결하는 것은 허용되지 않지만, 오픈 컬렉터 출력을 사용하면 가능해지며, 풀업 저항이 필요하다. CMOS에서는 오픈 드레인이 된다.

버퍼[46], 버스 트랜시버[47], 라인 드라이버/리시버[48]는 전송 경로나 여러 개의 게이트를 구동하기 위해 큰 출력 회로를 가진다. 이들은 대부분 4비트, 8비트, 16비트 등 여러 개의 선을 병렬로 처리한다.

트리스테이트 버퍼는[49] 출력 상태가 "H", "L" 외에 하이 임피던스[50]를 포함한 세 가지 상태를 갖는다.

슈미트 트리거는[51] 불안정한 입력 신호를 안정적으로 파형 변형하여 출력하기 위해 히스테리시스 특성을 갖춘 증폭기를 가지며, 인버터 회로 등에 많이 사용된다.[52]

시퀀서[53]는 외부 상황 변화에 따라 정의된 연산 및 동작을 수행하며, 카운터, 외부 신호 레지스터, 게이트 등을 조합하여 제작된다.

9. 범용 논리 게이트 (Universal logic gates)

찰스 샌더스 피어스는 NOR 게이트만(또는 NAND 게이트만)을 사용해서 다른 모든 논리 게이트의 기능을 재현할 수 있음을 보였지만, 그의 연구는 1933년까지 출판되지 않았다.[21] 최초로 출판된 증명은 1913년 헨리 M. 셰퍼에 의해 이루어졌으므로, NAND 논리 연산은 때때로 ''셰퍼 스트로크''라고 불린다; 논리적 NOR은 때때로 ''피어스의 화살표''라고 불린다.[22] 따라서 이러한 게이트는 때때로 ''범용 논리 게이트''라고 불린다.[23]

유형NAND 구성NOR 구성
NOT
NOT from NOR
AND
AND from NOR
NAND
NAND from NOR
OR
OR from NAND
NOR
NOR from NAND
XOR
XOR from NAND
XNOR
XNOR from NAND
XNOR from NOR


10. 데이터 저장 및 순차 논리

논리 게이트는 상태를 유지하여 데이터를 저장하는 데 사용될 수 있다. 여러 개의 게이트를 래치 회로로 연결하여 저장 요소를 구성할 수 있으며, 래치 회로는 정적 램에 사용된다. 클럭 신호를 사용하고 클럭의 상승 또는 하강 에지에서만 변경되는 더 복잡한 설계는 에지 트리거 플립플롭이라고 하며, 형식적으로 플립플롭은 두 개의 안정된 상태를 무기한 유지할 수 있으므로 바이 스테이블 회로라고 한다. 여러 비트 값을 저장하기 위해 여러 개의 플립플롭을 병렬로 결합한 것을 레지스터라고 한다. 이러한 게이트 설정을 사용할 때 전체 시스템은 메모리를 가지며, 이전 상태(들), 즉 입력 상태의 ''순서''에 의해 출력이 영향을 받을 수 있으므로 순차 논리 회로 시스템이라고 한다.

이러한 논리 회로는 컴퓨터 메모리에 사용된다. 성능은 저장 속도, 복잡성 및 안정성과 같은 요소에 따라 다르며, 응용 프로그램에 따라 다양한 유형의 설계가 사용된다.

11. 제조

기능적으로 완전한 논리 시스템은 릴레이, 진공관, 트랜지스터로 구성될 수 있다.

4개의 NAND 게이트를 포함하는 7400 칩. 2개의 추가 핀은 전원(+5V)을 공급하고 접지를 연결한다.


전자 논리 게이트는 릴레이 및 스위치와 비교하여 훨씬 빠르고, 소비 전력이 적으며, 크기가 작다(대부분의 경우 백만 배 이상).[24] 또한, 스위치 회로는 전류가 양방향으로 흐르는 금속 경로를 만드는 반면, 반도체 논리 게이트는 고이득 전압 증폭기 역할을 하여 입력에서 미세한 전류를 소모하고 출력에서 저임피던스 전압을 생성한다. 따라서 반도체 논리 게이트의 출력과 입력 사이로 전류가 흐르는 것은 불가능하다.[24]

소규모 논리 설계에는 TTL 7400 시리즈(Texas Instruments 제품), CMOS 4000 시리즈(RCA 제품) 등 미리 제작된 논리 게이트가 사용된다.[24] 최근에는 이러한 고정 기능 논리 게이트 대신 프로그래머블 논리 디바이스가 많이 사용되어 단일 집적 회로에 많은 혼합 논리 게이트를 담을 수 있게 되었다.[24] 프로그래머블 논리 디바이스(예: FPGA)의 필드 프로그래밍 가능성 덕분에 하드웨어의 '하드웨어' 특성이 감소되었고, 이제 일부 구성 요소를 재프로그래밍하여 하드웨어 시스템의 논리 설계를 변경할 수 있게 되었다.[24]

7400 계열 및 4000 계열과 같은 표준화된 집적 회로 논리 계열은 캐스케이드 연결이 가능하다는 중요한 장점을 가진다.[24] 즉, 한 게이트의 출력을 다른 게이트의 입력에 연결하고, 이러한 방식으로 계속 연결할 수 있다.[24] 설계자는 각 집적 회로의 한계를 고려하여 게이트의 내부 작동에 대해 크게 신경 쓰지 않고도 다양한 복잡성을 가진 시스템을 구축할 수 있다.[24]

한 게이트의 출력은 다른 게이트의 유한한 수의 입력만 구동할 수 있는데, 이를 '팬아웃 제한'이라고 한다.[24] 또한, 게이트의 입력 변화에서 출력 변화까지 '전파 지연'이라는 지연이 항상 존재한다.[24] 게이트를 캐스케이드로 연결하면 총 전파 지연은 개별 지연의 합과 거의 같아 고속 동기 회로에서 문제가 될 수 있다.[24] 많은 입력이 출력에 연결될 때, 모든 입력과 배선의 분산 정전용량과 각 출력이 제공할 수 있는 유한한 전류량으로 인해 추가 지연이 발생할 수 있다.[24]

CMOS NOT 게이트(인버터) 다이어그램. MOSFET은 논리 게이트를 만드는 가장 일반적인 방법이다.


논리 패밀리는 전력 소비, 속도, 비용, 크기와 같은 특징에 따라 분류되며, RDL(저항-다이오드 논리), RTL(저항-트랜지스터 논리), DTL(다이오드-트랜지스터 논리), TTL(트랜지스터-트랜지스터 논리), CMOS 등이 있다.[24]

가장 간단한 논리 게이트 패밀리는 바이폴라 트랜지스터를 사용하는 저항-트랜지스터 논리(RTL)이다. RTL 게이트는 초기 집적 회로에 사용되었다. 이후 속도와 밀도를 높이기 위해 RTL의 저항을 다이오드로 대체하여 다이오드-트랜지스터 논리(DTL)가 되었고, 트랜지스터-트랜지스터 논리(TTL)가 DTL을 대체했다.

집적 회로가 복잡해짐에 따라 바이폴라 트랜지스터는 더 작은 전계 효과 트랜지스터(MOSFET)로 대체되었고, PMOS, NMOS 논리가 사용되었다. 전력 소비를 더 줄이기 위해 대부분의 현대 디지털 시스템의 칩 구현은 CMOS 논리를 사용한다. CMOS는 보완적인(n 채널 및 p 채널 모두) MOSFET 소자를 사용하여 낮은 전력 소비로 높은 속도를 달성한다.

다른 유형의 논리 게이트는 다음과 같다:

논리 패밀리약어설명
다이오드 논리DL
터널 다이오드 논리TDL다이오드 논리와 같지만 더 높은 속도로 작동할 수 있다.
네온 논리NL네온 램프 또는 3요소 네온 트리거 튜브를 사용하여 논리를 수행한다.
코어 다이오드 논리CDL반도체 다이오드와 소형 페라이트 토로이드 코어를 사용하여 중간 속도와 중간 전력 레벨을 제공한다.
4계층 소자 논리4LDL사이리스터와 SCR을 사용하여 고전류 또는 고전압이 필요한 논리 연산을 수행한다.
직결 트랜지스터 논리DCTL트랜지스터가 포화 및 차단 상태 사이를 전환하여 논리를 수행한다. 트랜지스터는 신중하게 제어된 매개변수가 필요하다. 다른 구성 요소가 거의 필요하지 않아 경제적이지만 사용되는 전압 레벨이 낮기 때문에 노이즈에 취약한 경향이 있다. 종종 현대 TTL 논리의 시초로 여겨진다.
금속-산화물-반도체 논리MOS대부분의 현대 논리 게이트의 기반인 MOSFET(금속-산화물-반도체 전계 효과 트랜지스터)를 사용한다. MOS 논리 패밀리에는 PMOS 논리, NMOS 논리, 상보형 MOS(CMOS) 및 BiCMOS(바이폴라 CMOS)가 포함된다.
전류 모드 논리CML트랜지스터를 사용하여 논리를 수행하지만 포화를 방지하고 매우 빠른 스위칭을 허용하기 위해 일정 전류원에서 바이어싱한다. 상당히 낮은 논리 레벨에도 불구하고 높은 노이즈 내성을 가진다.
양자점 셀룰러 오토마타QCA터널 가능한 q-비트를 사용하여 이진 논리 비트를 합성한다. 양자점의 두 전자 사이의 정전기적 반발력은 적절하게 구동되는 분극 하에서 전자 구성(상태 1 또는 상태 0을 정의함)을 할당한다. 이것은 트랜지스터가 없고, 전류가 없고, 접합이 없는 이진 논리 합성 기술이며, 매우 빠른 동작 속도를 가질 수 있게 한다.
강유전체 FETFeFETFeFET 트랜지스터는 전력 손실 시 복구 속도를 높이기 위해 상태를 유지할 수 있다.[25]



3상 버퍼는 스위치로 생각할 수 있습니다. ''B''가 켜져 있으면 스위치가 닫히고, B가 꺼져 있으면 스위치가 열립니다.


3상 논리 게이트는 높음(H), 낮음(L), 고임피던스(Z)의 세 가지 다른 출력을 가질 수 있는 논리 게이트의 한 유형이다. 고임피던스 상태는 엄격하게 이진인 논리에는 역할을 하지 않는다. 이러한 장치는 여러 칩이 데이터를 전송할 수 있도록 CPU의 버스에 사용된다. 적절한 제어 회로를 사용하여 라인을 구동하는 3상 그룹은 기본적으로 멀티플렉서와 동일하며, 물리적으로 분리된 장치나 플러그인 카드에 분산될 수 있다.

전자공학에서 높은 출력은 출력이 양극 전원 단자(양전압)에서 전류를 공급한다는 것을 의미한다. 낮은 출력은 출력이 음극 전원 단자(0볼트)로 전류를 싱크한다는 것을 의미한다. 고임피던스는 출력이 회로에서 효과적으로 분리되었다는 것을 의미한다.

비전자식 논리 회로 구현 방식은 다양하지만, 실제 응용 분야에서 사용되는 경우는 드물다.[26] 초기의 많은 전기 기계식 디지털 컴퓨터(예: 하버드 마크 I)는 전기 기계식 릴레이를 사용하는 릴레이 논리 게이트로 제작되었다. 논리 게이트는 솔테베르그 릴레이와 같은 공압 장치나 분자 수준을 포함한 기계식 논리 게이트를 사용하여 만들 수 있다. 화학적 입력과 분광학적 출력을 기반으로 하는 분자(분자 논리 게이트(분자 논리 게이트))를 사용하여 다양한 유형의 기본 논리 게이트가 제작되었다.[27] DNA를 이용하여 논리 게이트를 만들었으며(DNA 나노기술 참조)[28] MAYA라는 컴퓨터(MAYA-II 참조)를 만드는 데 사용되었다. 양자역학적 효과를 이용하여 논리 게이트를 만들 수도 있다(양자 논리 게이트 참조). 광 논리 게이트는 비선형 광학 효과를 사용한다.

원칙적으로 완전 함수 집합(예: NOR 게이트 또는 NAND 게이트)인 게이트를 만드는 방법이라면 어떤 종류의 디지털 논리 회로든 만들 수 있다. 버스 시스템에 대한 3상 논리는 필요하지 않으며, 단순한 논리 게이트(NAND 게이트, NOR 게이트 또는 AND 및 OR 게이트 등)만을 사용하여 구축할 수 있는 디지털 멀티플렉서로 대체할 수 있다.

11. 1. 전자 게이트

전자 논리 게이트는 릴레이 및 스위치와 비교하여 훨씬 빠르고, 소비 전력이 적으며, 크기가 작다(대부분의 경우 백만 배 이상).[24] 또한, 스위치 회로는 전류가 양방향으로 흐르는 금속 경로를 만드는 반면, 반도체 논리 게이트는 고이득 전압 증폭기 역할을 하여 입력에서 미세한 전류를 소모하고 출력에서 저임피던스 전압을 생성한다. 따라서 반도체 논리 게이트의 출력과 입력 사이로 전류가 흐르는 것은 불가능하다.[24]

소규모 논리 설계에는 TTL 7400 시리즈(Texas Instruments 제품), CMOS 4000 시리즈(RCA 제품) 등 미리 제작된 논리 게이트가 사용된다.[24] 최근에는 이러한 고정 기능 논리 게이트 대신 프로그래머블 논리 디바이스가 많이 사용되어 단일 집적 회로에 많은 혼합 논리 게이트를 담을 수 있게 되었다.[24] 프로그래머블 논리 디바이스(예: FPGA)의 필드 프로그래밍 가능성 덕분에 하드웨어의 '하드웨어' 특성이 감소되었고, 이제 일부 구성 요소를 재프로그래밍하여 하드웨어 시스템의 논리 설계를 변경할 수 있게 되었다.[24]

7400 계열 및 4000 계열과 같은 표준화된 집적 회로 논리 계열은 캐스케이드 연결이 가능하다는 중요한 장점을 가진다.[24] 즉, 한 게이트의 출력을 다른 게이트의 입력에 연결하고, 이러한 방식으로 계속 연결할 수 있다.[24] 설계자는 각 집적 회로의 한계를 고려하여 게이트의 내부 작동에 대해 크게 신경 쓰지 않고도 다양한 복잡성을 가진 시스템을 구축할 수 있다.[24]

한 게이트의 출력은 다른 게이트의 유한한 수의 입력만 구동할 수 있는데, 이를 '팬아웃 제한'이라고 한다.[24] 또한, 게이트의 입력 변화에서 출력 변화까지 '전파 지연'이라는 지연이 항상 존재한다.[24] 게이트를 캐스케이드로 연결하면 총 전파 지연은 개별 지연의 합과 거의 같아 고속 동기 회로에서 문제가 될 수 있다.[24] 많은 입력이 출력에 연결될 때, 모든 입력과 배선의 분산 정전용량과 각 출력이 제공할 수 있는 유한한 전류량으로 인해 추가 지연이 발생할 수 있다.[24]

11. 1. 1. 논리 패밀리

논리 패밀리는 전력 소비, 속도, 비용, 크기와 같은 특징에 따라 분류되며, RDL(저항-다이오드 논리), RTL(저항-트랜지스터 논리), DTL(다이오드-트랜지스터 논리), TTL(트랜지스터-트랜지스터 논리), CMOS 등이 있다.[24]

가장 간단한 논리 게이트 패밀리는 바이폴라 트랜지스터를 사용하는 저항-트랜지스터 논리(RTL)이다. RTL 게이트는 초기 집적 회로에 사용되었다. 이후 속도와 밀도를 높이기 위해 RTL의 저항을 다이오드로 대체하여 다이오드-트랜지스터 논리(DTL)가 되었고, 트랜지스터-트랜지스터 논리(TTL)가 DTL을 대체했다.

집적 회로가 복잡해짐에 따라 바이폴라 트랜지스터는 더 작은 전계 효과 트랜지스터(MOSFET)로 대체되었고, PMOS, NMOS 논리가 사용되었다. 전력 소비를 더 줄이기 위해 대부분의 현대 디지털 시스템의 칩 구현은 CMOS 논리를 사용한다. CMOS는 보완적인(n 채널 및 p 채널 모두) MOSFET 소자를 사용하여 낮은 전력 소비로 높은 속도를 달성한다.

다른 유형의 논리 게이트는 다음과 같다:

논리 패밀리약어설명
다이오드 논리DL
터널 다이오드 논리TDL다이오드 논리와 같지만 더 높은 속도로 작동할 수 있다.
네온 논리NL네온 램프 또는 3요소 네온 트리거 튜브를 사용하여 논리를 수행한다.
코어 다이오드 논리CDL반도체 다이오드와 소형 페라이트 토로이드 코어를 사용하여 중간 속도와 중간 전력 레벨을 제공한다.
4계층 소자 논리4LDL사이리스터와 SCR을 사용하여 고전류 또는 고전압이 필요한 논리 연산을 수행한다.
직결 트랜지스터 논리DCTL트랜지스터가 포화 및 차단 상태 사이를 전환하여 논리를 수행한다. 트랜지스터는 신중하게 제어된 매개변수가 필요하다. 다른 구성 요소가 거의 필요하지 않아 경제적이지만 사용되는 전압 레벨이 낮기 때문에 노이즈에 취약한 경향이 있다. 종종 현대 TTL 논리의 시초로 여겨진다.
금속-산화물-반도체 논리MOS대부분의 현대 논리 게이트의 기반인 MOSFET(금속-산화물-반도체 전계 효과 트랜지스터)를 사용한다. MOS 논리 패밀리에는 PMOS 논리, NMOS 논리, 상보형 MOS(CMOS) 및 BiCMOS(바이폴라 CMOS)가 포함된다.
전류 모드 논리CML트랜지스터를 사용하여 논리를 수행하지만 포화를 방지하고 매우 빠른 스위칭을 허용하기 위해 일정 전류원에서 바이어싱한다. 상당히 낮은 논리 레벨에도 불구하고 높은 노이즈 내성을 가진다.
양자점 셀룰러 오토마타QCA터널 가능한 q-비트를 사용하여 이진 논리 비트를 합성한다. 양자점의 두 전자 사이의 정전기적 반발력은 적절하게 구동되는 분극 하에서 전자 구성(상태 1 또는 상태 0을 정의함)을 할당한다. 이것은 트랜지스터가 없고, 전류가 없고, 접합이 없는 이진 논리 합성 기술이며, 매우 빠른 동작 속도를 가질 수 있게 한다.
강유전체 FETFeFETFeFET 트랜지스터는 전력 손실 시 복구 속도를 높이기 위해 상태를 유지할 수 있다.[25]


11. 1. 2. 3상 논리 게이트



3상 논리 게이트는 높음(H), 낮음(L), 고임피던스(Z)의 세 가지 다른 출력을 가질 수 있는 논리 게이트의 한 유형이다. 고임피던스 상태는 엄격하게 이진인 논리에는 역할을 하지 않는다. 이러한 장치는 여러 칩이 데이터를 전송할 수 있도록 CPU의 버스에 사용된다. 적절한 제어 회로를 사용하여 라인을 구동하는 3상 그룹은 기본적으로 멀티플렉서와 동일하며, 물리적으로 분리된 장치나 플러그인 카드에 분산될 수 있다.

전자공학에서 높은 출력은 출력이 양극 전원 단자(양전압)에서 전류를 공급한다는 것을 의미한다. 낮은 출력은 출력이 음극 전원 단자(0볼트)로 전류를 싱크한다는 것을 의미한다. 고임피던스는 출력이 회로에서 효과적으로 분리되었다는 것을 의미한다.

11. 2. 비전자식 논리 게이트

비전자식 논리 회로 구현 방식은 다양하지만, 실제 응용 분야에서 사용되는 경우는 드물다.[26] 초기의 많은 전기 기계식 디지털 컴퓨터(예: 하버드 마크 I)는 전기 기계식 릴레이를 사용하는 릴레이 논리 게이트로 제작되었다. 논리 게이트는 솔테베르그 릴레이와 같은 공압 장치나 분자 수준을 포함한 기계식 논리 게이트를 사용하여 만들 수 있다. 화학적 입력과 분광학적 출력을 기반으로 하는 분자(분자 논리 게이트(분자 논리 게이트))를 사용하여 다양한 유형의 기본 논리 게이트가 제작되었다.[27] DNA를 이용하여 논리 게이트를 만들었으며(DNA 나노기술 참조)[28] MAYA라는 컴퓨터(MAYA-II 참조)를 만드는 데 사용되었다. 양자역학적 효과를 이용하여 논리 게이트를 만들 수도 있다(양자 논리 게이트 참조). 광 논리 게이트는 비선형 광학 효과를 사용한다.

원칙적으로 완전 함수 집합(예: NOR 게이트 또는 NAND 게이트)인 게이트를 만드는 방법이라면 어떤 종류의 디지털 논리 회로든 만들 수 있다. 버스 시스템에 대한 3상 논리는 필요하지 않으며, 단순한 논리 게이트(NAND 게이트, NOR 게이트 또는 AND 및 OR 게이트 등)만을 사용하여 구축할 수 있는 디지털 멀티플렉서로 대체할 수 있다.

12. 활용도

논리 회로는 컴퓨터, 프로그래머블 로직 컨트롤러 (PLC, 공업용 제어 프로세서), 디지털 신호 처리장치 등에 활용된다. 특히, 대한민국은 반도체 산업의 중심지로서 논리 회로 설계 및 응용 기술 발전에 중요한 역할을 담당하고 있다. 대한민국의 기업들은 첨단 논리 회로 기술을 바탕으로 메모리 반도체뿐만 아니라 시스템 반도체 분야에서도 세계적인 경쟁력을 확보하고 있다.

13. 기타

2진화 10진 표현은 10진수를 2진수로 표현하는 방식이다. 0000부터 1001까지 사용하고 1010부터 1111까지는 사용하지 않는 일반적인 방법 외에 몇 가지 변형이 있다. 최근의 10진 부동소수점에서 사용되는 10비트에 10진 3자리를 채우는 densely packed decimal영어, 3초과 코드, 2-5진 코드(2진 5진법) 등이 있다.

참조

[1] 서적 Microelectronic Circuit Design McGraw-Hill 1997
[2] 웹사이트 Moore's Law to roll on for another decade https://www.cnet.com[...] 2003-02-11
[3] 논문 Acoustic logic gates and Boolean operation based on self-collimating acoustic beams https://pubs.aip.org[...] 2024-08-17
[4] 논문 Thermal Logic Gates: Computation with Phonons https://journals.aps[...] 2007
[5] 서적 Digital Systems: From Logic Gates to Processors https://books.google[...] Springer 2016-10-12
[6] 서적 Engineering digital design https://books.google[...] Academic Press 2000
[7] 서적 The Five "Confucian" Classics https://books.google[...] Yale University Press 2001
[8] 서적 Leibniz and China: A Commerce of Light Cambridge University Press 2004
[9] 논문 Review: Charles S. Peirce, The new elements of mathematics http://projecteuclid[...] 1978
[10] 논문 Walther Bothe and Bruno Rossi: The birth and development of coincidence methods in cosmic-ray physics 2011-11-01
[11] 논문 History of Research on Switching Theory in Japan https://www.jstage.j[...] Institute of Electrical Engineers of Japan 2004
[12] 웹사이트 Switching Theory/Relay Circuit Network Theory/Theory of Logical Mathematics http://museum.ipsj.o[...] Information Processing Society of Japan
[13] 서적 Some Historical Remarks on Switching Theory 2007
[14] 서적 Reprints from the Early Days of Information Sciences: TICSP Series On the Contributions of Akira Nakashima to Switching Theory http://ticsp.cs.tut.[...] 2008
[15] 서적 AIP Conference Proceedings 2001
[16] 논문 Surface Protection and Selective Masking during Diffusion in Silicon https://iopscience.i[...] 1957
[17] 서적 History of Semiconductor Engineering Springer-Verlag Berlin Heidelberg 2007
[18] 웹사이트 1963: Complementary MOS Circuit Configuration is Invented https://www.computer[...] 2019-07-06
[19] 웹사이트 Graphical Symbols for Logic Diagrams https://quicksearch.[...] Defense Logistics Agency 2021-08-27
[20] 웹사이트 Overview of IEEE Standard 91-1984 Explanation of Logic Symbols http://www.ti.com/li[...] Texas Instruments Semiconductor Group 1996
[21] 서적 The Existential Graphs of Charles S. Peirce De Gruyter 2009
[22] 서적 Propositional logic: deduction and algorithms https://books.google[...] Cambridge University Press 1999
[23] 서적 Engineering mathematics https://books.google[...] Newnes 2007
[24] 뉴스 Circuit Logic – Why and How
[25] 웹사이트 Tapping into Non-Volatile Logic https://semiengineer[...] 2021-04-21
[26] 웹사이트 Two Types of Mechanical Reversible Logic http://www.zyvex.com[...] Xerox PARC 1993
[27] 논문 Molecular logic gates: the past, present and future http://xlink.rsc.org[...] 2018
[28] 논문 Deoxyribozyme-Based Logic Gates https://pubs.acs.org[...] 2002
[29] 문서 [[継電器|リレー]]によるものは「電子回路」というよりは「[[電気回路]]」だが、この記事ではほとんど扱わない。また真理値が連続的な値をとる（アナログな）論理を扱う論理回路や、アナログ電子回路による論理回路、[[流体素子]]や[[光コンピューティング]]といった電気以外による論理演算の提案などについても、以下の説明では全く考慮していない。
[30] 문서 ワイヤードORなどは論理素子による実装ではない。
[31] 문서 そのようにすると、たとえば図で、2入力1出力のANDの3個の端子全てに小丸が付いていた場合、負論理として見ると論理積の働きをしている（電気的にはORゲートである）ということがわかりやすくなり都合が良い。
[32] 문서 logic diagram
[33] 문서 「組み合わせ論理回路」ともいう。
[34] 문서 data selector
[35] 문서 demultiplexer
[36] 문서 full adder
[37] 문서 half adder
[38] 문서 full subtracter
[39] 문서 comparator
[40] 서적 最新汎用ロジック・デバイス規格表 CQ出版社 2006-01-01
[41] 웹사이트 TI SN74HC74 데이터シート http://www.tij.co.jp[...]
[41] 웹사이트 TI SN74LS279A 데이터シート http://www.ti.com/jp[...]
[42] 문서 filled code counter
[43] 문서 unfilled code counter
[44] 문서 linear feedback shift register
[45] 문서 wired OR
[46] 문서 buffer
[47] 문서 bus transceiver
[48] 문서 line driver/receiver
[49] 문서 3-state buffer
[50] 문서 high impedance
[51] 문서 Schmitt trigger
[52] 서적 ディジタルIC回路の基礎 技術評論社 2005-07-01
[53] 문서 sequencer
[54] 문서 2부 구성
[55] 논문 スイッチング理論の原点を尋ねて -シャノンに先駆けた中嶋章の研究を中心に- 2010
[56] 서적 Microelectronic Circuit Design McGi5'osex Hill 1997


본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com