시스템 온 칩

"오늘의AI위키"는 AI 기술로 일관성 있고 체계적인 최신 지식을 제공하는 혁신 플랫폼입니다.
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.

1. 개요
2. 구성
3. 발열
4. 애플리케이션 프로세서 (AP)
5. 설계 흐름
6. 제조
7. 장단점
8. 종류
9. 응용 분야
10. 구조
11. 최적화 목표
12. 기술적 과제와 리스크
13. 극복 방안
참조

1. 개요

시스템 온 칩(SoC)은 마이크로프로세서, 메모리, 주변 장치 등을 하나의 칩에 통합한 것이다. SoC는 마이크로컨트롤러, 마이크로프로세서 또는 DSP 코어, 메모리 블록, 타이밍 발생기, 주변 장치, 외부 인터페이스, 아날로그 인터페이스, 전원 관리 회로 등으로 구성된다. 이러한 블록들은 버스나 네트워크 온 칩(NoC)으로 연결되며, 직접 메모리 접근(DMA) 컨트롤러를 통해 데이터 처리 속도를 높인다.

SoC는 스마트폰, 태블릿, 임베디드 시스템 등에 사용되며, AI 가속, 머신 비전, 데이터 수집, 원격 측정 등 다양한 분야에 적용된다. SoC는 전력 효율, 다이 면적, 통신, 지연 시간 등을 최적화해야 하며, 전력 소비, 발열, 처리율, 지연 시간 최소화가 주요 목표이다.

SoC는 개발 복잡성, 다이 면적 증가, 소량 다품종 대응의 어려움, 반도체 공정 미세화에 따른 비용 증가, DRAM 및 아날로그 회로 혼재의 어려움 등의 기술적 과제를 가지고 있다. 이러한 문제점들을 해결하기 위해 반도체 제조 공정 기술, 설계 개발 기법, DFT/DFM 기술 등이 발전하고 있으며, SiP(System in Package) 기술을 통해 SoC의 단점을 보완하고 있다.

더 읽어볼만한 페이지

시스템 온 칩 - 애플 실리콘
애플 실리콘은 애플이 자체 설계한 시스템 온 칩(SoC) 제품군으로, 아이폰, 아이패드, 맥 등 다양한 애플 기기에 사용되며 A, H, M, R, S, T, U, W 시리즈 및 M 시리즈 보조 프로세서로 구성된다.
시스템 온 칩 - 미디어텍
미디어텍은 1997년 설립된 대만의 반도체 설계 회사로, 스마트폰 칩셋 공급업체로 성장하여 2020년 퀄컴을 제치고 세계 최대 규모가 되었으며, AIoT 등 다양한 분야로 사업을 확장하고 탄소 순 배출량 제로를 목표로 한다.
ASIC - 그래픽 처리 장치
그래픽 처리 장치(GPU)는 컴퓨터 그래픽 렌더링 및 표시를 가속화하는 전용 프로세서로, 아케이드 게임기에서 시작하여 개인용 컴퓨터의 초기 그래픽 디스플레이 프로세서, 하드웨어 가속 3D 그래픽을 거쳐 인공지능 및 딥러닝 분야에서도 활용되며 다양한 형태로 컴퓨터, 게임 콘솔, 모바일 기기 등 광범위한 분야에서 사용된다.
ASIC - 하드웨어 가속
하드웨어 가속은 성능 향상을 위해 특정 연산을 전용 하드웨어로 처리하는 기술이며, 병렬 처리를 통해 연산 속도를 높이지만 유연성이 감소하고 비용이 증가하는 특징을 갖는다.
하드웨어 가속 - 그래픽 처리 장치
그래픽 처리 장치(GPU)는 컴퓨터 그래픽 렌더링 및 표시를 가속화하는 전용 프로세서로, 아케이드 게임기에서 시작하여 개인용 컴퓨터의 초기 그래픽 디스플레이 프로세서, 하드웨어 가속 3D 그래픽을 거쳐 인공지능 및 딥러닝 분야에서도 활용되며 다양한 형태로 컴퓨터, 게임 콘솔, 모바일 기기 등 광범위한 분야에서 사용된다.
하드웨어 가속 - FPGA
FPGA(Field-Programmable Gate Array)는 사용자가 하드웨어 설계를 변경할 수 있는 집적 회로이며, CPLD에서 파생되어 다양한 제조 기술을 사용하고 디지털 신호 처리, 통신 등 여러 분야에 활용된다.

시스템 온 칩
개요
유형	집적 회로
설명	단일 칩에 컴퓨터 또는 다른 전자 시스템의 모든 구성 요소를 통합한 것
구성 요소
주요 구성 요소	CPU, GPU, 메모리, 입출력 인터페이스
기타 구성 요소	디지털, 아날로그, 혼합 신호 기능, 무선 주파수 송수신기
특징
장점	소형화, 저전력 소비, 고성능, 낮은 시스템 비용
응용 분야	모바일 장치, 임베디드 시스템, IoT 장치
기술
설계 방법	하드웨어 기술 언어 (Verilog, VHDL)
제조 공정	미세 공정 기술 (FinFET, FD-SOI)
예시
주요 제조사	퀄컴, 미디어텍, 삼성전자, 애플, 엔비디아
제품 예시	스냅드래곤, 엑시노스, A 시리즈
관련 기술
시스템 통합	여러 기능을 단일 칩으로 통합
전력 관리	저전력 설계 기술
추가 정보
참고 자료	다양한 기술 문서, 학술 논문, 관련 서적

2. 구성

일반적인 시스템 온 칩(SoC)은 다양한 기능 블록을 하나의 칩에 집적한 형태를 띤다. 주요 구성 요소는 다음과 같다.

일반적인 시스템 온 칩의 구성 요소
분류	주요 요소
코어	1개 이상의 마이크로컨트롤러, 마이크로프로세서(μP)^[11] 또는 디지털 신호 처리기(DSP) 코어. 특정 응용 분야에 최적화된 ASIP(Application-Specific Instruction-set Processor) 코어도 사용될 수 있다.^[12]
메모리	ROM, RAM(SRAM, DRAM), EEPROM, 플래시 메모리 등.^[11] 캐시 계층을 형성하기도 한다.
타이밍	진동자, 위상 고정 루프(PLL) 등 클럭 신호를 생성하는 타이밍 발생기.
주변장치	카운터-타이머, 실시간 타이머, 전원 켜짐 재설정(Power-on reset) 발생기 등.
외부 인터페이스 (유선)	USB, 파이어와이어, 이더넷, USART, SPI, HDMI, I²C, CSI 등 산업 표준 인터페이스.
외부 인터페이스 (무선)	와이파이, 블루투스, 6LoWPAN, NFC 등 무선 통신 프로토콜 지원 인터페이스.
아날로그 인터페이스	ADC(Analog-to-Digital Converter), DAC(Digital-to-Analog Converter) 등 아날로그 신호 처리 인터페이스.^[13]
전원 관리	전압 레귤레이터, 전원 관리 회로.

=== 프로세서 코어 ===

SoC는 최소 하나 이상의 프로세서 코어를 포함하며, 일반적으로는 여러 개의 코어(멀티코어)를 가진다. 사용되는 코어의 종류는 마이크로컨트롤러, 마이크로프로세서(μP),^[11] 디지털 신호 처리기(DSP), 또는 특정 용도에 맞게 명령어 집합이 최적화된 ASIP(Application-Specific Instruction-set Processor) 코어^[12] 등 다양하다. ARM 아키텍처는 IP 코어 형태로 제공되는 경우가 많아 SoC 프로세서 코어로 널리 사용된다.^[11] 멀티프로세서 SoC는 두 개 이상의 프로세서 코어를 가지며, 이 경우 각 코어는 독립적으로 작동하거나 협력하여 작업을 처리한다.

=== 메모리 ===

SoC는 연산을 수행하기 위해 반도체 메모리 블록을 필요로 한다. 응용 분야에 따라 메모리 계층과 캐시 계층을 구성할 수 있다. 메모리 종류로는 ROM, RAM, EEPROM, 플래시 메모리 등이 사용된다.^[11] RAM은 속도가 빠르지만 비싼 SRAM과 상대적으로 느리지만 저렴한 DRAM으로 나뉜다. 캐시가 있는 경우, SRAM은 주로 CPU 캐시 구현에, DRAM은 메인 메모리에 사용된다. 멀티코어 SoC에서는 각 코어에 특화된 메모리가 분산 메모리 형태로 존재할 수 있으며, 다른 코어에서 접근하려면 칩 내부 통신 시스템을 이용해야 한다.^[12] 이러한 구조에서는 캐시 일관성과 메모리 대기 시간 관리가 중요하다.

=== 인터페이스 ===

SoC는 외부 장치와의 통신을 위해 다양한 인터페이스를 포함한다. USB, 이더넷, USART, SPI, HDMI, I²C, CSI 등과 같은 유선 산업 표준 인터페이스와 와이파이, 블루투스, 6LoWPAN, NFC 같은 무선 통신 인터페이스가 응용 분야에 따라 탑재된다. 또한, 아날로그 신호 처리를 위해 ADC와 DAC 같은 아날로그 인터페이스를 포함하기도 한다. 이를 통해 다양한 센서나 액추에이터와 연결될 수 있다.^[13]

=== 디지털 신호 처리기 (DSP) ===

디지털 신호 처리기(DSP) 코어는 센서 데이터 처리, 데이터 분석, 멀티미디어 처리 등 신호 처리 연산을 위해 SoC에 포함되는 경우가 많다. DSP 코어는 주로 VLIW(Very Long Instruction Word)나 SIMD(Single Instruction, Multiple Data) 명령어 집합 아키텍처를 사용하여 병렬 처리를 통한 명령어 수준 병렬성을 높인다.^[12] 특정 응용에 특화된 명령어를 가지는 ASIP 형태인 경우가 많으며, MAC(Multiply-Accumulate), FFT(Fast Fourier Transform), FMA(Fused Multiply-Add) 등의 연산을 효율적으로 수행한다.

=== 내부 연결 및 통신 ===

SoC 내부의 여러 실행 유닛(코어, 메모리, 주변장치 등)은 데이터를 주고받기 위해 통신 시스템이 필요하다. 과거에는 ARM의 AMBA와 같은 공유 컴퓨터 버스 아키텍처가 주로 사용되었으나,^[14] 최근에는 네트워크 온 칩(NoC, Network-on-Chip) 방식이 주목받고 있다.^[14] NoC는 라우터 기반의 패킷 스위칭 방식을 사용하여 버스 구조의 병목 현상을 해결하고, 더 높은 통신 효율성과 전력 효율성을 제공할 수 있다.^[14] NoC 아키텍처는 토러스, 하이퍼큐브, 메시, 트리 등 다양한 네트워크 토폴로지를 기반으로 설계된다.

DMA(Direct Memory Access) 컨트롤러는 CPU 코어를 거치지 않고 외부 인터페이스와 메모리 간에 직접 데이터를 전송하여 시스템의 데이터 처리량을 증가시키는 역할을 한다.

3. 발열

SoC는 주로 스마트폰의 CPU, GPU, RAM 등으로 많이 사용된다. SoC가 탑재된 기기나 소프트웨어에 따라 차이가 있지만, 고성능 연산을 처리하면서 발열이 심하게 발생하는 경우가 많다. 과거에는 단순히 정보를 주고받는 수준의 SoC가 그래픽 디스플레이에 탑재되었으나, 기술 발전과 함께 응용 프로그램의 요구 사양과 그래픽 처리 능력이 높아지면서 더 복잡한 연산을 수행하게 되었고, 이에 따라 발열 문제도 함께 증가했다.

특히 모바일 게임이나 그래픽 시뮬레이션과 같이 높은 사양을 요구하는 응용 프로그램을 모바일 기기에서 실행하면 심한 발열이 발생한다. 최신 공정으로 제조되는 SoC는 최적화가 잘 되어 과거보다 발열이 줄었지만, 여전히 고사양 작업을 할 때는 발열이 문제가 될 수 있다. 반도체인 SoC 자체에서 발생하는 열이 지속적으로 높은 온도를 유지하게 되면, 칩 내부에 납땜 불량의 일종인 냉납 현상이 발생할 수 있다. 이 경우 SoC가 제 기능을 하지 못하게 되어 결국 기기의 메인보드 고장으로 이어질 수 있다.

대표적인 모바일에 탑재된 히트파이프 중 갤럭시 S7, S7edge에 탑재된 히트 파이프다.

SoC의 발열은 기본적인 물리 법칙으로 설명할 수 있다. 열역학 법칙과 에너지 보존 법칙에 따라, SoC가 연산을 위해 전기 에너지를 사용하면 필연적으로 열 에너지가 발생한다. 복잡한 연산을 처리하는 고사양 응용 프로그램을 실행할수록 더 많은 전력을 소모하게 되고, 그만큼 전기 에너지가 열 에너지로 변환되는 양도 증가하여 발열이 심해지는 것이다.

이러한 발열 문제를 해결하기 위해 여러 방법이 사용된다. 하드웨어적으로는 히트파이프를 설치하거나, 방열 패드 및 방열 스티커를 부착하고 서멀 컴파운드를 도포하여 열전도를 높이는 방식으로 냉각 효율을 개선한다.^[33] 실제로 많은 스마트폰 제조사들이 히트파이프를 기본적으로 탑재하고 있다. 소프트웨어적으로는 시스템 최적화나 RAM 사용량을 줄여 발열을 억제하는 방법이 있지만, 프로그램 요구 사양이 계속 높아지면서 소프트웨어 최적화만으로는 발열을 잡는 데 한계가 있어 2016년경부터는 하드웨어적인 해결책인 히트파이프 도입이 보편화되었다. 하지만 기기 설계나 제조 공정에 따라서는 이러한 냉각 시스템을 적용해도 여전히 발열 문제가 발생할 수 있다. 최근에는 스마트폰 제조사가 아닌 외부 업체에서 개발한 별도의 장착형 쿨링 시스템도 등장하여 발열 문제 해결에 도움을 주고 있다.

SoC 설계 시에는 전력 소모를 최소화하여 발열을 줄이는 것이 중요하다. 특히 스마트폰과 같은 모바일 기기는 배터리 수명을 길게 유지해야 하므로 저전력 설계가 필수적이다. 또한, 많은 수의 임베디드 시스템이 네트워크로 연결되어 사용될 경우 전력 사용량이 제한되거나, 에너지 비용 절감이 중요한 고려 사항이 된다. 높은 에너지 소비는 많은 폐열을 발생시키는데, 이 열이 제대로 방출되지 않으면 다른 부품에 손상을 줄 수 있으므로 저전력 설계는 실용적인 측면에서도 중요하다.^[12] 회로에서 소모되는 전력(P)은 전류(I)와 전압(V), 저항(R)의 곱으로 나타낼 수 있다. (P = IV = V²/R = I²R)

다른 집적 회로와 마찬가지로, SoC 역시 높은 전력 밀도로 인해 발생하는 열이 부품의 추가적인 소형화를 가로막는 병목 현상의 원인이 된다.^[22] 특히 마이크로프로세서나 SoC와 같이 고속으로 작동하는 회로에서는 전력 밀도가 매우 불균일하게 분포하는 경향이 있다. 과도한 폐열은 회로를 손상시키고 시간이 지남에 따라 신뢰성을 저하시킬 수 있다. 고온과 열 응력은 고장 간 평균 시간(MTBF) 감소, 일렉트로마이그레이션, 와이어 본딩 문제, 메타 안정성 등 다양한 문제를 일으켜 SoC의 성능과 수명에 부정적인 영향을 미친다.^[22]

대부분의 SoC는 물리적으로 작은 공간에 집적되기 때문에 발생한 열이 외부로 효과적으로 확산되기 어렵다는 문제도 있다. 최신 기술로 트랜지스터 수를 늘리고 트랜지스터 밀도를 높이는 것은 가능하지만, 이로 인해 발생하는 막대한 열을 감당하기 어려워진다.^[22] 이러한 열 문제는 설계자들이 성능을 다소 낮추더라도 안정성을 확보하기 위해 보수적인 설계를 하도록 만든다. 또한 SoC 아키텍처는 여러 종류의 코어가 혼합된 이종적인 경우가 많아, 열 발생이 공간적으로 불균일하게 일어나므로 단순한 수동 냉각 방식으로는 효과적으로 열을 관리하기 어렵다.^[22]

4. 애플리케이션 프로세서 (AP)

스마트폰, 태블릿 등 모바일 기기에서 명령 해석, 연산, 제어와 같이 사람의 두뇌에 해당하는 역할을 수행하는 핵심 반도체 부품이다. 단순히 CPU(Central Processing Unit)라고 부르지 않는 이유는, CPU의 기본적인 기능 외에도 GPU(Graphics Processing Unit), 통신 칩(3G, 블루투스, Wi-Fi 등), USB 컨트롤러 등 다양한 부가 기능을 하나의 칩 안에 통합한 칩셋(Chipset) 형태이기 때문이다. 이러한 통합 설계를 통해 여러 기능을 하나의 칩에 집적시킨 것을 SoC(System on Chip)이라고 부르기도 한다. SoC는 애플리케이션 구동, 시스템 장치 및 여러 인터페이스 장치들을 제어하고 관리하는 역할을 수행하며, 복잡한 문제 해결을 위한 알고리즘 처리 방식도 일반적인 CPU와 차이가 있을 수 있다.

AP(SoC)는 여러 기능을 하나의 칩에 모음으로써 부품이 차지하는 공간을 줄이고 전력 소모를 최소화하는 장점이 있다. 이는 스마트폰이나 태블릿처럼 작고 가벼운 휴대용 기기를 만드는 데 핵심적인 기술이다. 하지만 작은 크기에 복잡한 기능을 집적해야 하므로 공정이 까다롭고 생산 단가가 높으며, 일반적으로 데스크톱 컴퓨터에 사용되는 고성능 CPU나 GPU에 비해서는 성능이 낮을 수 있다. 이러한 이유로 고사양 연산이 중요한 PC나 전문 작업용 컴퓨터에서는 단일 기능을 특화한 CPU나 GPU를 주로 사용하며 AP(SoC)는 잘 사용되지 않는다.

주요 AP 제조사와 제품은 다음과 같다.

회사	이름	설명	모델 예	예에 제시된 모델 탑재된 스마트폰
퀄컴	스냅드래곤 (Snapdragon)	퀄컴이 개발한 AP로, 저전력 설계와 준수한 성능을 특징으로 한다. 모바일 AP 시장에서 높은 점유율을 차지하고 있다.^[34] 다만 고성능 모델의 경우 발열 문제가 지적되기도 한다.	스냅드래곤 765, 스냅드래곤 845, 스냅드래곤 855, 스냅드래곤 865	갤럭시 S20
엔비디아	테그라 (Tegra)	엔비디아가 개발한 AP로, 특히 그래픽 처리 성능이 강조된다. 주로 엔비디아 쉴드와 같은 게이밍 기기나 태블릿에 탑재되었다.	테그라 K1	엔비디아 쉴드 태블릿
인텔	아톰 (Atom)	인텔이 개발한 x86 기반 저전력 프로세서이다. 인텔의 저전력 기술과 하이퍼스레딩 기술이 적용되었다.	Intel Atom Z2760	모토로라 레이저 i
프리스케일 세미컨덕터	i.MX	프리스케일(현 NXP 반도체)에서 개발한 프로세서로, 자동차용 반도체로 널리 쓰이지만 스마트 기기용 AP 라인업도 보유하고 있다.	i.MX 6	샤프 넷워커
LG전자	뉴클런 (NUCLUN)	LG전자가 자체 개발했던 AP이다. 소수 모델에만 탑재되었으며, 시장에서 큰 성공을 거두지는 못하고 실험적인 시도로 남았다.	LG NUCLUN	LG G3 스크린
삼성전자	엑시노스 (Exynos)	삼성전자가 개발하는 AP로, 주로 삼성 갤럭시 스마트폰 및 태블릿 제품군에 탑재된다. 일부 모델에서 경쟁사 대비 성능이나 전력 효율, 발열 문제가 제기되기도 한다.	엑시노스 980, 엑시노스 990	삼성 갤럭시 S20
화웨이	하이실리콘 기린 (HiSilicon Kirin)	화웨이의 자회사 하이실리콘에서 개발한 AP이다. 주로 화웨이 자사 스마트폰 모델에 탑재되어 사용되었다.	하이실리콘 K3V3 (초기 모델), 기린 9000 등	화웨이 어센드 메이트 (K3V2 탑재)
애플	A 시리즈	애플이 자체 설계하는 AP로, 아이폰, 아이패드 등 애플 자사 제품에만 사용된다. 높은 성능과 전력 효율로 좋은 평가를 받는다. 생산은 주로 TSMC나 삼성전자가 담당한다.	애플 A8, 애플 A9	아이패드 에어 2(A8X) 아이폰 6/아이폰 6 플러스(A8)

5. 설계 흐름

시스템 온 칩(SoC)은 하드웨어 요소들과 마이크로컨트롤러, 마이크로프로세서, 디지털 신호 처리기(DSP) 코어, 주변장치 및 인터페이스를 제어하는 소프트웨어로 구성된다. SoC의 설계 흐름은 이러한 하드웨어와 소프트웨어를 동시에 개발하는 것을 목표로 하며, 이를 아키텍처 공동 설계라고도 부른다. 이 과정에서는 최적화 목표와 제약 조건도 함께 고려해야 한다.

대부분의 SoC는 사전에 검증된 IP 코어(하드웨어 블록)들을 조합하고, 이를 제어하는 소프트웨어 장치 드라이버를 추가하는 방식으로 개발된다. 특히 범용 직렬 버스(USB)와 같은 산업 표준 인터페이스를 구동하는 프로토콜 스택이 중요하다. 하드웨어 블록은 컴퓨터 지원 설계(CAD) 도구, 특히 전자 설계 자동화(EDA) 도구를 사용하여 통합하고, 소프트웨어 모듈은 통합 개발 환경(IDE)을 통해 통합한다.

SoC 구성 요소는 C++, MATLAB, SystemC와 같은 고급 프로그래밍 언어로 설계되기도 하며, C to HDL이나 flow to HDL 같은 고급 합성(HLS) 도구를 통해 레지스터 전송 레벨(RTL) 설계로 변환된다.^[15] HLS를 이용하면 설계자는 C++와 같은 고급 언어를 사용하여 시간 제약 없이 시스템, 회로, 소프트웨어, 검증 수준까지 모델링하고 합성할 수 있다.^[16] 다른 구성 요소는 소프트웨어 형태로 남아 소프트 코어 프로세서용으로 컴파일되어 IP 코어로서 SoC에 포함될 수도 있다.

SoC의 아키텍처가 정의되면, 새로운 하드웨어 요소들은 레지스터 전송 레벨(RTL)이라는 추상적인 하드웨어 기술 언어(HDL)로 작성되거나, 고급 언어에서 HLS를 통해 RTL로 합성된다. 이 요소들은 HDL로 연결되어 전체 SoC 설계를 구성한다. 서로 다른 공급 업체의 IP 코어나 구성 요소들을 연결하고 인터페이스를 변환하는 데 필요한 로직을 글루 로직이라고 한다.

칩은 파운드리로 보내기 전에 논리적 정확성을 검증하는 과정을 거친다. 이 과정을 기능 검증(ASIC 검증)이라고 하며, 집적회로 설계 과정에서 상당한 시간과 노력이 소요된다(종종 전체의 70%에 달한다고 알려져 있다).^[17]^[18] 칩의 복잡성이 증가함에 따라 베릴로그나 VHDL 외에도 SystemVerilog, SystemC, e, 오픈베라와 같은 고급 하드웨어 검증 언어(HVL)가 사용된다. 검증 단계에서 발견된 버그는 설계자에게 보고되어 수정된다.

설계 흐름의 핵심 단계 중 하나는 에뮬레이션이다. 설계가 최종 완료되어 테이프 아웃(제조 의뢰)되기 전에, 엔지니어들은 SoC 설계를 검증하고 디버깅하기 위해 시뮬레이션 가속, 에뮬레이션, 또는 현장 프로그래머블 게이트 어레이(FPGA) 기반 프로토타이핑 같은 방법을 사용한다. FPGA는 재프로그래밍이 가능하고 디버깅이 용이하며 주문형 반도체(ASIC)보다 유연하기 때문에 SoC 프로토타입 제작에 널리 선호된다.^[19]^[20] FPGA 기반 에뮬레이션 플랫폼에 하드웨어를 연결하고 소프트웨어 모듈을 메모리에 기록하면, 실제 동작 속도에 가깝게 하드웨어와 소프트웨어를 테스트하고 디버깅할 수 있다. Certus^[21]와 같은 도구는 FPGA RTL 내부에 프로브를 삽입하여 신호를 관찰함으로써, 마치 로직 애널라이저처럼 여러 FPGA에 걸쳐 하드웨어, 펌웨어, 소프트웨어 간의 상호작용을 디버깅하는 데 사용된다. 반면, 시뮬레이션 가속기나 에뮬레이터는 시스템 내부를 자세히 볼 수 있지만, 동작 속도가 실제보다 훨씬 느리고(MHz 단위) 장비 비용이 매우 높다는 단점이 있다.

검증이 완료된 하드웨어 설계는 논리 합성 단계를 거친다. 이 과정에서 RTL 설계는 동작 주파수나 신호 지연 시간 같은 성능 제약 조건을 만족하도록 최적화되며, 물리적인 회로와 그 연결 정보를 담은 넷리스트로 변환된다. 이 넷리스트는 글루 로직과 결합되어 최종적으로 칩 위에 구현될 회로 레이아웃을 만드는 배치 및 배선 과정을 거친다. 이 과정이 끝나면 설계 데이터는 제조를 위해 파운드리로 보내지게 된다(테이프 아웃).

6. 제조

시스템 온 칩(SoC)은 주로 금속-산화물-반도체 (MOS) 기술을 이용한 반도체 소자 제조 공정을 통해 만들어진다.^[23] 설계자의 의도를 담은 넷리스트(netlist)는 SoC 설계를 실제 칩 형태로 구현하기 위한 물리적 설계(배치 및 라우팅) 과정의 기초 자료로 사용된다. 이 변환 과정 동안 설계는 지정된 작동 조건(주파수, 전력 소비, 기능적 정확성 등)을 만족하는지 확인하기 위해 정적 타이밍 분석, 시뮬레이션 등 다양한 도구를 통해 검증된다.

모든 오류가 수정되고 재검증을 거친 후, 칩의 각 층(layer)을 정의하는 물리적 설계 파일은 마스크 제작 업체로 보내져 포토리소그래피 공정에 사용될 마스크 세트가 만들어진다. 이 마스크들은 웨이퍼 제조 공장으로 옮겨져 실제 SoC 칩(die)을 생산하는 데 사용되며, 이후 패키징과 테스트 단계를 거쳐 최종 제품이 완성된다.

SoC는 다음과 같은 여러 기술을 통해 제조될 수 있다.

풀 커스텀 ASIC: 설계자가 회로를 완전히 맞춤 설계하는 방식으로, 성능 최적화에 유리하지만 설계가 복잡하고 개발 기간과 비용이 많이 든다.
표준 셀 ASIC: 미리 설계된 표준화된 회로 블록(셀)들을 조합하여 설계하는 방식으로, 풀 커스텀 방식보다 개발 기간과 비용을 단축할 수 있다.
필드 프로그래머블 게이트 어레이 (FPGA): 출하 후에도 설계 내용을 변경(재프로그래밍)할 수 있는 반도체이다. 초기 개발 비용이 낮고 개발 기간이 짧다는 장점이 있다.

일반적으로 ASIC은 FPGA보다 전력 소모가 적고 작동 속도가 빠르지만, 한번 제조되면 설계를 변경할 수 없고 초기 개발 및 제조 비용(비반복 엔지니어링, NRE)이 높다. 반면 FPGA는 설계 변경이 가능하여 소량 생산이나 프로토타입 제작에 더 적합하다. 하지만 생산량이 충분히 많아지면 개당 생산 단가가 낮은 ASIC가 총 소유 비용 측면에서 더 유리해질 수 있다.^[24]

SoC 설계는 여러 개의 칩으로 구성된 시스템에 비해 전력 소비가 적고, 전체 비용이 낮으며, 신뢰성이 높다는 장점을 가진다. 또한 시스템을 구성하는 부품 수가 줄어들기 때문에 최종 제품의 조립 비용도 절감된다.

그러나 대부분의 초대규모 집적 회로 (VLSI) 설계와 마찬가지로, 하나의 큰 칩을 만드는 비용은 동일한 기능을 여러 개의 작은 칩으로 나누어 구현하는 것보다 초기 비용이 더 높을 수 있다. 이는 칩 크기가 커질수록 수율이 낮아지는 경향이 있고, 복잡한 설계를 위한 비반복 엔지니어링 비용이 많이 들기 때문이다.

특정 응용 분야에서 필요한 모든 기능을 단일 칩(SoC)으로 구현하기 어려울 경우, 시스템 인 패키지 (SiP)가 대안이 될 수 있다. SiP는 하나의 패키지 안에 여러 개의 다른 칩(예: 프로세서, 메모리, 센서 등)을 통합하는 기술이다. 대량 생산 시에는 일반적으로 패키징 공정이 더 단순한 SoC가 SiP보다 비용 효율적이다.^[25] 하지만 SiP는 각 기능 칩들을 물리적으로 분리하여 배치할 수 있으므로, 특정 칩에서 발생하는 폐열이 다른 칩에 미치는 영향을 줄이는 데 유리할 수 있다.

SoC는 주로 디지털 회로를 집적하지만, 경우에 따라 대용량 메모리나 아날로그 회로를 함께 탑재하기도 한다. 과거의 마이크로컨트롤러에도 소규모의 SRAM이나 ROM(플래시 메모리 등 포함)은 내장되었으나, 수 메가바이트 이상의 대용량 메모리는 외부에 별도로 연결해야 했다. 메모리 용량을 늘리기 위해서는 DRAM이 더 효율적이지만, 로직 회로와 DRAM은 사용하는 반도체 제조 공정이 달라 하나의 칩에 함께 집적하기 어려웠다. 1998년경 DRAM 혼재 공정이 개발되기도 했으나^[30], 비용이나 성능 면에서 모든 경우에 최적인 해결책은 아니었다.

마찬가지로, 아날로그 회로(A/D 컨버터, D/A 컨버터, PLL 등) 역시 로직 회로와 다른 제조 공정이 필요한 경우가 많아 하나의 칩에 통합하기 어려웠다. 특히 전력 제어용 대출력 트랜지스터나 고정밀 연산 증폭기, 무선 주파수(RF) 회로 등은 혼재가 더욱 까다롭다. 이처럼 디지털 회로와 아날로그 회로를 함께 집적하는 기술을 'Mixed-Signal'이라고 부르기도 한다.

2007년 현재 'SoC'라는 용어가 반드시 DRAM이나 복잡한 아날로그 회로까지 포함하는 것을 의미하지는 않는다.

7. 장단점

시스템 온 칩(SoC)은 여러 개의 칩을 사용하는 기존 시스템과 비교했을 때 여러 장점을 가진다.

'''저전력 및 비용 효율성''': 일반적으로 여러 칩으로 구성된 시스템보다 소비 전력이 적고, 생산 단가가 저렴하다.^[27] 여러 패키지를 사용하는 시스템보다 조립 비용도 크게 줄어든다. 양산에 성공할 경우, 최종 제품의 전체 비용을 절감하는 효과가 있다.^[27]
'''소형화 및 고속화''': 여러 집적 회로(IC) 패키지를 인쇄 회로 기판(PCB) 위에 개별적으로 실장하는 것보다 칩 하나에 기능을 통합함으로써 전체 시스템의 크기를 줄일 수 있다.^[27] 또한, 칩 내부에서 직접 신호를 주고받으므로, 칩 외부 배선에서 발생하는 신호 지연(임피던스, 크로스토크)이 줄어들어 시스템 작동 속도가 빨라진다.^[27]
'''신뢰성 향상''': 부품 수가 줄어들고 연결 지점이 감소하여 시스템의 전반적인 신뢰성이 높아진다. 고장 발생 가능성도 줄어든다.^[27]
'''기능 통합''': 칩 하나로 다양한 프로세싱 및 작업을 수행할 수 있어, 특히 그래픽 디스플레이 처리에 유용하게 사용된다.

SoC의 단점은 다음과 같다.

'''초기 비용 및 단가 문제''': 동일한 기능을 구현하는 여러 칩을 사용하는 것보다 단일 SoC 칩의 초기 개발비와 소자 테스트 비용이 더 비쌀 수 있다.^[27] 이는 SoC 설계 및 제조 공정이 매우 복잡하고 까다로우며, SoC를 구성하는 프로그램의 복잡성 또한 개발 비용을 높이는 요인이 되기 때문이다. 특히 초미세 공정으로 갈수록 포토 마스크 비용이 급등하는 문제도 있다 (이는 SoC뿐 아니라 집적 회로 전반의 문제이다).
'''개발의 복잡성 및 리스크''':
개발 과정이 복잡하여 개발 기간이 길어지는 경향이 있다.
개발 도중 사양 변경 요구에 신속하게 대응하기 어렵다.
만약 설계에 오류가 발생하여 칩을 다시 제작해야 할 경우, 시간과 비용 측면에서 큰 손실을 입을 수 있다.
'''수율 및 생산 유연성 문제''':
칩 하나에 많은 기능을 집적하다 보니 다이(die) 면적이 커지고, 이는 수율 저하로 이어져 칩 제조 단가를 높일 수 있다.
소량 다품종 생산에는 불리하며, 제품 수명이 짧은 정보 가전 분야에서는 이러한 단점이 더욱 부각될 수 있다.
'''혼재 공정의 어려움''': DRAM이나 아날로그 회로와 같이 제조 공정이 다른 회로들을 하나의 칩에 함께 집적하는 경우, 공정이 더욱 복잡해지고 포토 마스크 수가 늘어나 제조 비용이 증가하고 수율에 악영향을 줄 수 있다.

이러한 기술적 과제와 리스크에도 불구하고, 반도체 제조 공정 기술, 설계 방법론, DFT(Design for Testability)/DFM(Design for Manufacturability) 기술 등의 발전을 통해 많은 문제점들이 극복되고 있다. 하지만 관련 노하우가 부족한 경우에는 여전히 개발 리스크가 크다. 이러한 배경에서 SoC의 단점을 보완하기 위한 대안으로 여러 칩을 하나의 패키지에 통합하는 시스템 인 패키지(SiP) 기술이 주목받기도 했다.^[31] 현재는 상황에 따라 SoC와 SiP를 구분하여 사용하거나 조합하여 사용하는 추세이다.

8. 종류

일반적으로, 시스템 온 칩(SoC)은 세 가지 유형으로 구분할 수 있다.

마이크로컨트롤러를 기반으로 구축된 시스템 온 칩
마이크로프로세서를 기반으로 구축된 시스템 온 칩: 주로 스마트폰과 같은 휴대용 기기에서 흔히 볼 수 있다.
위의 두 범주에 속하지 않는 특정 응용 분야를 위해 설계된 특수 주문형 반도체(ASIC) 시스템 온 칩

아래는 다양한 기업에서 개발한 주요 시스템 온 칩의 예시이다.

회사	이름	설명	모델 예	탑재 기기 예시
퀄컴	스냅드래곤 (Snapdragon)	퀄컴사가 개발한 제품으로, 저전력 소모와 준수한 성능을 특징으로 하는 애플리케이션 프로세서(AP)이다. 일체형 칩 시장에서 높은 점유율을 차지하고 있다.^[34] 그러나 고성능을 추구하면서 발열 문제가 지적되기도 한다.	스냅드래곤 765, 스냅드래곤 845, 스냅드래곤 855, 스냅드래곤 865	갤럭시 S20
엔비디아	테그라 (Tegra)	엔비디아에서 개발한 모델이다. 강력한 GPU 성능을 바탕으로 그래픽 처리 능력이 뛰어나며, 주로 게임기나 태블릿 컴퓨터 등에 사용된다.	테그라 K1	엔비디아 쉴드 태블릿
인텔	인텔 아톰 프로세서 (Intel Atom)	인텔에서 개발하는 x86 기반의 프로세서이다. 저전력 기술과 하이퍼스레딩 기술이 적용되어 효율적인 성능을 제공한다.	Intel Atom Z2760	모토로라 레이저 i
프리스케일 세미컨덕터	i.MX	프리스케일에서 개발한 제품으로, 자동차 전장 시스템에 많이 사용되지만 스마트 기기용 AP도 생산한다.	i.MX 6	샤프 넷워커
LG전자	뉴클런 (NUCLUN)	LG전자에서 자체 개발한 AP이다. 자사의 일부 스마트폰 모델에 제한적으로 탑재되었으며, 시장에서는 큰 성공을 거두지 못하고 실험적인 시도로 평가받는다.	LG NUCLUN	LG G3 스크린
삼성전자	엑시노스 (Exynos)	삼성전자에서 개발한 제품으로, 주로 자사의 삼성 갤럭시 스마트폰 및 태블릿에 탑재된다. 모델에 따라 성능 평가가 엇갈리며, 일부 모델은 경쟁 제품 대비 성능이나 전력 효율 면에서 부족하다는 비판을 받기도 한다.	엑시노스 980, 엑시노스 990	삼성 갤럭시 S20
화웨이	하이 실리콘 (Hi Silicon)	화웨이의 자회사인 하이실리콘에서 개발한 제품이다. 초기에는 화웨이의 일부 모델에 시범적으로 사용되었으나 점차 사용이 확대되었다.	하이실리콘 K3V3	화웨이 어센드 메이트
애플	A 시리즈	애플이 자체적으로 설계하는 AP이다. 아이폰, 아이패드 등 자사 제품에만 독점적으로 사용하며, 높은 성능과 전력 효율로 좋은 평가를 받는다. 설계는 애플이 직접 하지만, 생산은 주로 TSMC나 삼성전자 파운드리를 통해 이루어진다.	애플 A8, 애플 A9	아이패드 에어 2(A8X) 아이폰 6/아이폰 6 플러스

9. 응용 분야

시스템 온 칩(SoC)은 다양한 컴퓨팅 작업에 적용될 수 있으나, 주로 모바일 컴퓨팅(태블릿, 스마트폰, 스마트워치, 넷북 등)과 임베디드 시스템 분야에서 핵심적인 역할을 수행한다. 특히 과거 마이크로컨트롤러가 주로 사용되던 임베디드 시스템 시장에서 SoC의 중요성이 커지고 있다. 이는 SoC가 여러 기능을 하나의 칩에 통합하여 시스템 신뢰성을 높이고 고장 간 평균 시간을 개선하며, 마이크로컨트롤러보다 더 향상된 기능과 연산 능력을 제공하기 때문이다.^[5]
임베디드 시스템 분야에서 SoC는 다음과 같은 다양한 응용 분야에 활용된다.

AI 가속기
임베디드 머신 비전^[6]
데이터 수집
원격 측정
벡터 처리
앰비언트 인텔리전스

특히 사물 인터넷(IoT), 멀티미디어, 네트워킹, 통신, 엣지 컴퓨팅 시장을 목표로 하는 임베디드 SoC가 활발히 개발되고 있다. 대표적인 임베디드 SoC 제조사 및 제품은 다음과 같다.

제조사	주요 제품군
AMD (구 자일링스)	Zynq 7000 SoC, Zynq UltraScale+ MPSoC, Zynq UltraScale+ RFSoC, Versal Adaptive SoC

노키아 9000 커뮤니케이터에 탑재된 AMD의 엘란(Elan) SC450 SoC

모바일 컴퓨팅 분야의 SoC는 일반적으로 프로세서 코어, 메모리, 온칩 캐시, 무선 네트워크 기능, 그리고 디지털 카메라 관련 하드웨어 및 펌웨어 등을 통합한다. 고성능 SoC의 경우, 메모리나 플래시 메모리를 칩 내부에 직접 집적하는 대신, 패키지 온 패키지(Package on Package, PoP) 기술을 이용하여 SoC 칩 바로 위나 옆에 배치하기도 한다.^[7] 주요 모바일 컴퓨팅 SoC 제조사 및 제품은 다음과 같다.

제조사	주요 제품군	특징
삼성전자	엑시노스(Exynos) (전체 목록)	ARM 기반, 주로 갤럭시 스마트폰 시리즈에 탑재
퀄컴	스냅드래곤(Snapdragon) (전체 목록)	다양한 제조사의 스마트폰에 널리 사용됨. 2018년에는 윈도우 10 기반 노트북 컴퓨터("Always Connected PC")에도 탑재^[8]^[9]
미디어텍	디멘시티(Dimensity) & 콤파니오(Kompanio) (전체 목록)	ARM 기반, 스마트폰 외 아마존 에코 쇼 등 스마트 기기 및 태블릿에도 사용

개인용 컴퓨터 분야에서도 SoC가 활용된 역사가 있다. 1992년 아콘 컴퓨터는 자체 개발한 ARM250 SoC를 탑재한 A3010, A3020, A4000 시리즈 개인용 컴퓨터를 출시했다. 이 ARM250 칩은 기존에 4개의 개별 칩으로 구성되었던 ARM2 프로세서, 메모리 컨트롤러(MEMC), 비디오 컨트롤러(VIDC), I/O 컨트롤러(IOC)를 하나로 통합한 초기 형태의 SoC였다. 이후 아콘 컴퓨터는 ARM700 코어, VIDC20, IOMD 컨트롤러를 통합한 2세대 SoC인 ARM7500 칩을 개발하여 셋톱박스와 같은 임베디드 기기 및 후속 개인용 컴퓨터 모델에 적용했다.

최근 태블릿이나 노트북 제조사들도 스마트폰 및 임베디드 시장의 경험을 바탕으로 SoC를 적극 채택하는 추세다. 이는 SoC가 제공하는 저전력 소모, 성능 향상, 하드웨어와 펌웨어의 긴밀한 통합을 통한 신뢰성 증대, 그리고 LTE 등 무선 통신망 기능 통합(네트워크 인터페이스 컨트롤러)과 같은 이점 때문이다.^[10]

10. 구조

시스템 온 칩(SoC)은 크게 하드웨어 기능을 수행하는 여러 기능 유닛(Functional Units)과 이들 유닛 간의 데이터 및 제어 신호 전송을 담당하는 통신 서브시스템(Communication Subsystem)으로 구성된다.

=== 기능 유닛 ===

SoC를 구성하는 주요 하드웨어 기능 유닛은 다음과 같다.

프로세서 코어: SoC는 최소 하나 이상의 프로세서 코어를 포함하며, 여러 개의 코어를 가지는 멀티코어 형태가 일반적이다. 코어의 종류는 용도에 따라 마이크로컨트롤러, 마이크로프로세서 (μP),^[11] 디지털 신호 처리기(DSP) 또는 특정 응용 분야에 최적화된 명령어 집합을 가진 ASIP(Application-Specific Instruction-set Processor) 등이 될 수 있다.^[12] ARM 아키텍처는 IP 코어 형태로 제공되어 SoC 프로세서 코어로 널리 사용된다.^[11]
메모리: 컴퓨팅 작업을 수행하기 위해 다양한 종류의 반도체 메모리 블록을 포함한다. 롬(ROM), 램(RAM), EEPROM, 플래시 메모리 등이 사용된다.^[11] 컴퓨터 시스템과 마찬가지로 RAM은 속도가 빠른 SRAM과 상대적으로 저렴한 DRAM으로 나뉜다. 캐시 계층이 있는 경우, SRAM은 주로 온칩 캐시 구현에, DRAM은 메인 메모리로 사용된다. 멀티코어 SoC에서는 각 코어에 메모리가 할당된 분산 메모리 구조를 가질 수 있으며, 이 경우 코어 간 데이터 접근을 위해 온칩 통신이 필요하다.^[12] (캐시 일관성 참조)
인터페이스: 외부 장치와의 연결을 위한 다양한 인터페이스를 포함한다.
외부 인터페이스: USB, 이더넷, 범용 비동기 송수신(UART), 직렬 주변장치 인터페이스 버스(SPI), HDMI, I²C, CSI 등 산업 표준 유선 인터페이스와 와이파이, 블루투스, 6LoWPAN, 근거리 무선 통신 (NFC)과 같은 무선 통신 인터페이스를 지원할 수 있다.
아날로그 인터페이스: 센서나 액추에이터 등 아날로그 장치와 연결하기 위해 아날로그-디지털 변환기(ADC) 및 디지털-아날로그 변환기(DAC)를 포함할 수 있다.^[13] 이는 외부 장치 연결뿐 아니라, SoC 내부에 통합된 아날로그 센서의 값을 디지털 신호로 변환하는 데 사용되기도 한다.
디지털 신호 처리기 (DSP) 코어: 센서 데이터 처리, 데이터 수집, 데이터 분석, 멀티미디어 처리 등 신호 처리 연산이 필요한 경우 DSP 코어가 포함된다. DSP 코어는 병렬 처리에 유리한 VLIW (Very Long Instruction Word) 및 SIMD (Single Instruction, Multiple Data) 명령어 구조를 가지며,^[12] 특정 응용에 최적화된 명령어를 갖는 ASIP 형태인 경우가 많다. 대표적인 DSP 명령어로는 곱셈-누산 연산, 고속 푸리에 변환, 융합 곱셈-덧셈 등이 있다.
타이밍 및 전원 관련 유닛:
타이밍 발생기: 클럭 신호 생성을 위해 수정 발진기나 위상 고정 루프 (PLL)와 같은 타이밍 소스를 포함한다.
주변장치: 카운터-타이머, 실시간 타이머, 전원 초기화 발생기 등을 포함한다.
전원 관리 회로: 전압 레귤레이터 등 안정적인 전원 공급 및 효율적인 전력 관리를 위한 회로를 포함한다.

아래는 일반적인 SoC에 포함될 수 있는 구성 요소들을 요약한 표이다.

분류	주요 구성 요소
코어	1개 이상의 마이크로컨트롤러, 마이크로프로세서, 디지털 신호 처리기(DSP) 코어
메모리	롬, 램, 이이피롬, 플래시 메모리 등
타이밍	진동자, 위상 고정 루프 (PLL)
주변장치	카운터-타이머, 실시간 타이머, 전원 초기화 발생기
외부 인터페이스	범용 직렬 버스(USB), 파이어와이어, 이더넷, 범용 비동기 송수신(UART), 직렬 주변장치 인터페이스 버스(SPI) 등
아날로그 인터페이스	아날로그-디지털 변환회로 (ADC), 디지털-아날로그 변환회로 (DAC)
전원 관리	전압 레귤레이터, 전원 관리 회로

=== 통신 서브시스템 ===

SoC 내의 여러 기능 유닛들은 데이터를 주고받거나 명령을 전달하기 위해 통신 서브시스템을 통해 연결된다.

버스 기반 통신: 전통적으로 여러 유닛(블록)들은 공유 컴퓨터 버스를 통해 연결되었다.^[14] ARM의 AMBA는 SoC에서 널리 사용되는 버스 표준 중 하나이다. 직접 메모리 접근(DMA) 제어기는 CPU 코어를 거치지 않고 외부 인터페이스와 메모리 간의 직접적인 데이터 전송을 가능하게 하여 데이터 처리 속도를 높이는 역할을 한다. 하지만 칩 내 코어 수가 증가하면서 버스 방식은 병목 현상 발생, 성능 확장성 저하, 전력 소모 증가 등의 문제에 직면하게 되었다.^[14]
네트워크 온 칩 (NoC): 버스 기반 통신의 한계를 극복하기 위해 2010년대 후반부터 라우터 기반의 패킷 스위칭 방식을 사용하는 네트워크 온 칩 (NoC) 구조가 주목받고 있다.^[14] NoC는 인터넷 프로토콜 스위트와 유사한 통신 프로토콜 개념을 차용하지만, 더 적은 네트워크 계층으로 구성된다.^[14] NoC는 목적지 기반 라우팅, 높은 전력 효율성, 버스 경합 감소 등의 장점을 가지며, 토러스, 하이퍼큐브, 메시, 트리 등 다양한 네트워크 토폴로지를 기반으로 설계될 수 있다. NoC는 미래 SoC 설계의 핵심 기술로 여겨지며, 3차원 집적 회로 (3DIC) 기술 발전과 함께 3차원 구조의 NoC(3DNoC)에 대한 연구도 진행 중이다.^[14]

11. 최적화 목표

SoC는 전력 소비, 다이의 면적, 통신, 모듈식 유닛 간의 지역성 위치 및 기타 요소를 최적화해야 한다. 최적화는 SoC 설계 목표에서 필수적이다. 만약 최적화가 필요하지 않다면, 엔지니어는 시스템의 면적 사용, 전력 소비 또는 성능을 동일하게 고려하지 않고 멀티칩 모듈 아키텍처를 사용할 수 있다.

SoC 설계의 일반적인 최적화 대상은 다음과 같다. 일반적으로 이러한 요소들을 최적화하는 것은 어려운 조합 최적화 문제가 될 수 있으며, 쉽게 NP-hard 문제가 될 수 있다. 따라서 정교한 최적화 알고리즘이 종종 필요하며, 경우에 따라 근사 알고리즘이나 휴리스틱을 사용하는 것이 실용적일 수 있다. 또한 대부분의 SoC 설계는 동시에 최적화할 여러 변수를 포함하므로, 파레토 효율적인 솔루션을 찾는 것이 목표가 된다. 종종 이러한 목표 중 일부는 서로 직접적으로 상충되어 SoC 설계 최적화에 복잡성을 더하고 시스템 설계에 트레이드오프를 발생시킨다.

'''전력 소비 최소화'''

SoC는 기능을 수행하는 데 사용되는 전력을 최소화하도록 최적화된다. 대부분의 SoC는 저전력을 사용해야 한다. SoC 시스템은 종종 긴 배터리 수명을 요구하며(예: 스마트폰), 전원 없이 수개월 또는 수년을 자율적으로 기능을 유지해야 할 수도 있다. 또한, 한 지역에 많은 수의 임베디드 SoC가 네트워크로 연결되어 전력 사용이 제한되는 경우도 많다. 에너지 비용 절감은 SoC의 총 소유 비용을 줄이는 데 기여하며, 높은 에너지 소비로 인한 폐열은 다른 회로 구성 요소에 손상을 줄 수 있으므로 에너지 절약은 실용적인 이유가 된다. 회로에서 사용되는 에너지는 시간에 따른 소비 전력의 적분이며, 평균 전력 소비율(P)은 전류(I)와 전압(V)의 곱이다. 옴의 법칙에 따라 전력은 전류 제곱 곱하기 저항(R) 또는 전압 제곱 나누기 저항과 같다. 즉, '''P = IV = V²/R = I²R''' 이다.

SoC는 종종 모바일 기기(예: 스마트폰, GPS 네비게이션 장치, 디지털 시계(스마트워치 포함), 넷북 등)에 내장된다. 사용자들은 모바일 컴퓨팅 기기의 긴 배터리 수명을 원하므로, SoC의 전력 소비 최소화는 매우 중요하다. 멀티미디어 응용 프로그램(비디오 게임, 비디오 스트리밍, 이미지 처리 등)은 이러한 장치에서 자주 실행되며, 사용자 요구와 고품질 멀티미디어에 대한 기대치가 높아짐에 따라 최근 몇 년간 계산 복잡성이 증가했다. 고해상도의 3D 비디오와 다양한 비디오 압축 표준 지원 요구로 인해 계산량이 많아지면서, 멀티미디어 작업을 수행하는 SoC는 표준 모바일 배터리로 구동되면서도 저전력으로 높은 계산 능력을 제공해야 한다.^[12]

'''성능 (전력 효율) 극대화'''

SoC는 와트당 성능, 즉 전력 효율을 극대화하도록 최적화된다. 이는 주어진 전력 예산 내에서 SoC의 성능을 최대한 높이는 것을 의미한다. 엣지 컴퓨팅, 분산 처리, 앰비언트 인텔리전스와 같은 많은 응용 프로그램은 일정 수준의 컴퓨터 성능을 요구하지만, 대부분의 SoC 환경에서는 전력이 제한적이다.

'''발열 최소화'''

SoC 설계는 칩에서 발생하는 폐열 발산을 최소화하도록 최적화된다. 다른 집적 회로와 마찬가지로, 높은 전력 밀도로 인해 발생하는 열은 부품의 추가적인 소형화를 가로막는 병목 현상이다.^[22] 고속 집적 회로, 특히 마이크로프로세서 및 SoC의 전력 밀도는 매우 불균일해졌다. 과도한 폐열은 회로를 손상시키고 시간이 지남에 따라 회로의 신뢰성을 저하시킬 수 있다. 고온 및 열 응력은 신뢰성, 응력 마이그레이션, 고장 간 평균 시간 감소, 전기 이동, 와이어 본딩, 메타 안정성 및 기타 성능 저하에 부정적인 영향을 미친다.^[22]

특히 대부분의 SoC는 작은 물리적 공간 내에 있어 폐열이 시스템 밖으로 확산될 공간이 거의 없기 때문에 폐열의 영향이 더욱 심각하다. 최신 장치의 높은 트랜지스터 수로 인해, 충분한 처리량과 높은 트랜지스터 밀도를 갖춘 레이아웃은 반도체 소자 제조 공정에서 물리적으로 가능하지만, 회로 내에서 허용할 수 없을 정도로 많은 양의 열을 발생시킬 수 있다.^[22]

이러한 열적 영향은 SoC 및 기타 칩 설계자들이 파국적 고장의 위험을 완화하기 위해 보수적인 설계 여유를 적용하여 성능이 낮은 장치를 만들도록 강요한다. 트랜지스터 밀도가 길이 척도가 작아짐에 따라 증가함에 따라, 각 반도체 노드는 이전 세대보다 더 많은 열 출력을 생성한다. 이 문제를 악화시키는 것은 SoC 아키텍처가 일반적으로 이종적이며 공간적으로 불균일한 열 유속을 생성하여 균일한 수동 냉각으로 효과적으로 완화하기 어렵다는 점이다.^[22]

'''처리율 최대화'''

SoC는 처리율을 최대화하도록 최적화된다.

'''지연 시간 최소화'''

SoC는 일부 또는 모든 기능에 대한 지연 시간을 최소화하도록 최적화된다. 이는 적절한 근접성과 지역성을 가진 요소를 서로 가깝게 배치하여 상호 연결 지연을 최소화하고, 모듈, 기능 유닛, 메모리 간의 데이터 통신 속도를 최대화하여 수행할 수 있다. 일반적으로 지연 시간을 최소화하도록 최적화하는 것은 NP-완전 문제로, 부울 만족 가능성 문제와 동일하게 다루어진다.

작업이 프로세서 코어에서 실행될 경우, 지연 시간과 처리량은 작업 스케줄링을 통해 개선될 수 있다. 그러나 일부 작업은 응용 프로그램별 하드웨어 유닛에서 실행되며, 작업 스케줄링만으로는 모든 소프트웨어 기반 작업을 최적화하여 타이밍 및 처리량 제약 조건을 충족시키기에 충분하지 않을 수 있다.

'''최적화 방법론'''

시스템 온 칩은 표준 하드웨어 검증 및 유효성 검사 기술로 모델링되지만, 위에 언급된 최적화 목표에 대한 다중 기준 의사 결정 분석과 관련하여 시스템을 최적화하기 위해 SoC 설계 대안을 모델링하고 최적화하는 추가 기술이 사용된다.

'''태스크 스케줄링''': 여러 개의 프로세스 또는 스레드가 단일 프로세서 코어를 공유하는 모든 컴퓨터 시스템에서 중요한 활동이다. SoC의 프로세서 코어에서 실행되는 임베디드 소프트웨어의 지연 시간을 줄이고 처리량을 늘리는 데 중요하다. 스케줄링은 소프트웨어 기반 태스크 및 공유 자원과 관련된 기타 태스크의 성능을 향상시킬 수 있다. SoC에서 실행되는 소프트웨어는 종종 네트워크 스케줄링 및 무작위 스케줄링 알고리즘에 따라 태스크를 스케줄링한다.
'''파이프라이닝''': 하드웨어 및 소프트웨어 작업은 종종 파이프라인 방식으로 처리된다. 파이프라이닝은 컴퓨터 아키텍처에서 속도 향상을 위한 중요한 원리이다. GPU(그래픽 파이프라인)와 RISC 프로세서(클래식 RISC 파이프라인)에서 자주 사용되며, SoC의 맥락에서는 디지털 신호 처리 및 멀티미디어 조작과 같은 응용 분야별 작업에도 적용된다.
'''확률적 모델링''': SoC는 종종 확률적 모델, 대기 행렬 네트워크, 마르코프 연쇄를 통해 분석된다. 예를 들어, 리틀의 법칙을 사용하여 SoC 상태와 네트워크 온 칩(NoC) 버퍼를 도착 과정으로 모델링하고 푸아송 확률 변수 및 푸아송 과정을 통해 분석할 수 있다. 마르코프 연쇄 모델링을 통해 SoC의 정상 상태 분포에서 전력, 열, 대기 시간 및 기타 요소를 점근적 분석하여 일반적인 경우에 대한 설계 결정을 최적화할 수 있다. 이산 시간 및 연속 시간 마르코프 연쇄가 모두 사용된다.

12. 기술적 과제와 리스크

SoC는 여러 장점을 가지지만, 다음과 같은 기술적 과제와 단점도 안고 있다.

'''복잡해진 개발 과정'''
개발 기간이 길어질 수 있다.
개발 도중 사양 변경에 즉각적으로 대응하기 어렵다.
설계 실패 시 칩을 다시 제작해야 하므로 시간과 비용 측면에서 큰 손실이 발생할 수 있다.
'''다이(die) 면적의 증대'''
칩 면적이 커지면 수율이 낮아지고, 이는 칩 제조 단가 상승으로 이어진다.
'''소량 다품종 생산의 어려움'''
특히 제품 수명이 짧은 정보 가전 분야에서는 다양한 종류의 칩을 소량 생산하기 어렵다는 문제가 있다.
'''포토 마스크 비용 급등'''
반도체 공정이 미세화됨에 따라 포토 마스크 제작 비용이 크게 증가했다. (이 문제는 SoC뿐만 아니라 집적 회로 전반에 해당된다.)
'''DRAM 및 아날로그 회로 혼재 시 문제'''
논리 회로와 공정이 다른 DRAM이나 아날로그 회로를 하나의 칩에 함께 넣으려면, 서로 다른 공정을 혼합해야 한다.
이로 인해 공정 단계와 필요한 포토 마스크 수가 늘어나 제조 비용이 증가하고 수율에도 나쁜 영향을 미칠 수 있다.

이러한 기술적 과제와 리스크는 반도체 제조 공정 기술의 발전, 설계 및 개발 방법론의 개선, 유연한 사양 설정, DFT/DFM 기술의 발전 등을 통해 극복되고 있다. 그러나 관련 기술과 경험이 부족한 경우에는 여전히 큰 위험 부담이 따른다.

이러한 배경 속에서 대규모 집적 회로 제작의 어려움을 해결하기 위한 다른 방법으로 SiP(System in Package) 기술이 주목받기 시작했다. SiP는 2000년대 초반에 실용화되었으며^[31], SoC의 단점을 보완하는 역할을 한다. (2007년 기준) SoC는 SiP에 의해 완전히 부정된 것은 아니며, 개발과 제조가 성공적으로 이루어지면 대량 생산을 통해 비용을 크게 절감할 수 있으므로, 상황에 맞게 SoC와 SiP를 선택적으로 사용하거나 조합하여 사용하고 있다.

13. 극복 방안

SoC 개발에는 복잡한 개발 과정, 긴 개발 기간, 높은 재제작 비용, 수율 저하 등의 단점이 존재한다. 이러한 기술적 과제와 위험 부담을 극복하기 위해 여러 노력이 이루어지고 있다.

주요 극복 방안은 다음과 같다.

반도체 제조 공정 기술 개선: 지속적인 공정 기술의 발전은 SoC의 집적도 향상과 생산성 개선에 기여한다.
설계 개발 기법 개선: 하드웨어 기술 언어와 EDA 도구를 활용한 설계 효율 향상, IP 코어 재사용 등 방법론의 발전이 이루어지고 있다.
유연한 사양 적용: 개발 과정에서의 변경 가능성을 고려한 유연한 사양 설정이 중요하다.
DFT/DFM 기술 발전: 테스트 용이화 설계(DFT, Design for Testability) 및 생산 용이화 설계(DFM, Design for Manufacturing) 기술의 발전으로 테스트와 생산 효율성을 높인다.

이러한 개선 노력에도 불구하고, 관련 기술과 경험이 부족할 경우 여전히 개발에 높은 위험 부담이 따른다.

한편, SoC의 단점을 보완하기 위한 대안으로 SiP(System in Package) 기술이 주목받기 시작했다. SiP는 여러 개의 칩을 하나의 패키지 안에 통합하는 방식으로, 2000년대 초반부터 실용화되었다.^[31] SiP는 SoC가 가진 공정 혼재의 어려움이나 개발 리스크를 일부 해소할 수 있다.

하지만 SiP가 SoC를 완전히 대체하는 것은 아니다. 개발과 제조가 성공적으로 이루어지면 SoC는 대량 생산 시 비용 절감 효과가 크기 때문에 여전히 중요한 기술이다. 따라서 현재는 상황에 맞게 SoC와 SiP를 선택적으로 사용하거나 두 기술을 조합하여 활용하는 추세이다. (2007년 기준)

참조

_[1] 웹사이트 7 dazzling smartphone improvements with Qualcomm's Snapdragon 835 chip https://www.networkw[...] 2017-01-03
_[2] 웹사이트 Qualcomm's Snapdragon X60 promises smaller 5G modems in 2021 https://arstechnica.[...] Conde Nast 2023-12-17
_[3] 뉴스 The why, where and what of low-power SoC design http://www.eetimes.c[...] EE Times 2004-12-02
_[4] 웹사이트 Power Management for Internet of Things (IoT) System on a Chip (SoC) Development https://www.design-r[...] 2018-09-25
_[5] 뉴스 Is a single-chip SOC processor right for your embedded project? https://www.embedded[...] 2018-10-13
_[6] 웹사이트 Qualcomm launches SoCs for embedded vision {{!}} Imaging and Machine Vision Europe https://www.imveurop[...] 2018-10-13
_[7] 웹사이트 Samsung Galaxy S10 and S10e Teardown https://www.ifixit.c[...] 2019-03-06
_[8] 뉴스 ARM is going after Intel with new chip roadmap through 2020 https://www.windowsc[...] 2018-10-06
_[9] 웹사이트 Always Connected PCs, Extended Battery Life 4G LTE Laptops {{!}} Windows https://www.microsof[...] 2018-10-06
_[10] 뉴스 Gigabit Class LTE, 4G LTE and 5G Cellular Modems {{!}} Qualcomm https://www.qualcomm[...] 2018-10-13
_[11] 서적 ARM system-on-chip architecture Addison-Wesley
_[12] 서적 Pipelined Multiprocessor System-on-Chip for Multimedia Springer
_[13] 문서
_[14] 서적 Network-on-chip: the Next Generation of System-on-Chip Integration CRC Press
_[15] 뉴스 Best Practices for FPGA Prototyping of MATLAB and Simulink Algorithms http://www.eejournal[...] 2018-10-08
_[16] 웹사이트 The 'why' and 'what' of algorithmic synthesis https://www.eetimes.[...] 2018-10-08
_[17] 뉴스 Is verification really 70 percent? http://www.eetimes.c[...] EE Times 2004-06-14
_[18] 웹사이트 Difference between Verification and Validation http://www.softwaret[...] 2018-04-30
_[19] 웹사이트 Nanometer prototyping http://www.tayden.co[...] 2018-10-07
_[20] 웹사이트 FPGA Prototyping to Structured ASIC Production to Reduce Cost, Risk & TTM http://www.design-re[...] 2018-10-07
_[21] 뉴스 Tektronix hopes to shake up ASIC prototyping http://www.eetimes.c[...] EE Times 2012-10-30
_[22] 서적 Heat Management in Integrated circuits: On-chip and system-level monitoring and cooling The Institution of Engineering and Technology
_[23] 서적 Essential Issues in SOC Design: Designing Complex Systems-on-Chip https://books.google[...] Springer Science & Business Media 2007
_[24] 웹사이트 FPGA vs ASIC: Differences between them and which one to use? – Numato Lab Help Center https://numato.com/b[...] 2018-10-17
_[25] 뉴스 The Great Debate: SOC vs. SIP http://www.eetimes.c[...] EE Times 2005-03-21
_[26] 웹사이트 COSMIC http://www.ece.ust.h[...] 2018-10-08
_[27] 문서
_[28] 문서 富士通社の社内技術文書 2004年11月 http://img.jp.fujits[...]
_[29] 문서
_[30] 문서 DRAM混載ロジックLSIのプレスリリース http://ascii24.com/n[...]
_[31] 문서 富士通社のプレスリリース http://pr.fujitsu.co[...]
_[32] 웹인용 TG Daily - Nvidia's lauches Tegra: A Computer on a chip http://www.tgdaily.c[...] 2008-06-07
_[33] 문서
_[34] 뉴스 ISC, 수출물량 증가로 호실적 기대-하나대투 https://news.naver.c[...] 이데일리 2013-08-24

본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.

문의하기 : help@durumis.com